Устройство для умножения комплексных чисел

Номер патента: 1103222

Авторы: Гамаюн, Назарук, Семотюк

ZIP архив

Текст

(19) (11) 3(511 С 06 Р 7/4 ЕТЕНИЯ ист ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗ Т 0 СИОМУ СнИДТЛС"(71) Ордена Ленина институт кибернетики АН УССР(56) 1. Папернов А.А. Логические основы ЦВТ, М., "Сов,радио", 1972, с. 194.2. Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. М., "Мир", 1978, с. 572, рис. 8.30 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ КОМПЛЕКСНЬЗХ ЧИСЕЛ; содержащее регистр множимого, регистр множителя, регистр произведения и первый сумматор, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит преобразователь прямого кода в дополнительный, второй сумматор, группу дешифраторов, первую и вторую группы коммутаторов., первый и второй многовходовые сумматоры, причем первая группа выходов рег ра множимого соединена с первыми группами входов первого и второго сумматоров и первыми группами информационных входов коммутаторов первой и второй групп, вторая группа выходов регистра множимого соединена с второй группой входов первого сумматора, вторыми группами информационных , входов коммутаторов первой группы и группой входов преобразователя прямого кода в дополнительный, выходы которого соединены с второй группой входов второго сумматора и вторыми группами информационных входов коммутаторов второй группы, выходы пер-. вого и второго сумматоров соединены с третьими группами информационных входов коммутаторов первой и второй групп, выходы которых соединены с входами первого и второго многовходовых сумматоров соответственно, выходы которых соединены с первой и второй группами входов регистра произведения соответственно, выходы регистра множителя соединены с входами дешифраторов группы, выходы которых соединены с управляющими входами соответствующих коммутаторов первой и второй групп.1 11032Изобретение относится к вычислительной технике и может быть испольэовано для построения процессоровбыстрого преобразования Фурье, цифровых фильтров, вычислительных машинс комплексной арифметикой, решениясистем линейных алгебраических уравнений.Известно устройство умножения, содержащее накапливающий сумматор, регистры множимого и множителя, группу элементов И Ц .Недостатком этого устройства является низкое быстродействие.Известно устройство для умножениякомплексных чисел, содержащее регистрмножимого, регистр множителя, регистрпроизведения, первый, второй, третий и -четвертый блоки умножения, сумматор ивычислитель, причем первая группа вхо Одов регистра множимого соединена с первыми группами входов первого и второгоблока умножения, выходы которого соединены с первыми группами входов вычислителя и сумматора соответственно,2;выходы которых соединены с первой ивторой группами входов регистра произведения соответственно, втораягруппа выходов регистра множимого соединена с первыми группами входовтретьего и четвертого блоков умножения, выходы которых соединены с вторыми группами входов вычитателя исумматора соответственно, первая груп.па выходов регистра множителя соедине"на с вторыми группами входов первого35и четвертого блоков умножения, втораягруппа выходов регистра множителя соединена с вторыми группами входоввторого и третьего блоков умножения 12 .Недостатком этого устройства является большой объем аппаратурных затрат, так как оно содержит четыре бло",ка умножения,45Цель изобретения - упрощение устройства.1Поставленная цель достигается тем, что устройство для умножения комплексных чисел, содержащее регистр 50 множимого, регистр множителя, регистр произведения и первый сумматор, содержит преобразователь прямого кода в дополнительный, второй сумматор, группу дешифраторов, первую и вторую 55 группу коммутаторов, первый и второй многовходовые сумматоры, причем первая группа выходов регистра множимо 22го соединена с первыми группами входов первого и второго сумматоров ипервыми группами информационных входов коммутаторов первой и второйгрупп, вторая группа выходов регистра множимого соединена с второй группой входов первого сумматора, вторыми группами информационных входовкоммутаторов первой группы н группойвходов преобразователя прямого кодав дополнительный, выходы которого соединены С второй группой входов второго сумматора и вторыми группами информационнЫх входов коммутаторов второй группы, выходы первого и второгосумматоров соединены с третьими группами информационных входов коммутаторов первой и второй групп, выходыкоторых соединены с входами первогои второго многовходовых сумматоровсоответственно, выходы которых соединены с первой и второй группамивходов регистра произведения соответственно, выходы регистра множителясоединены с входами дешифраторовгруппы, выходы которых соединены суправляющими входами соответствующихкоммутаторов первой и второй групп.На чертеже приведена схема устройства.Устройство содержит регистр множимого 1, первый и второй сумматоры 2, 3, первую и вторую группы коммутаторов 4, 5, первыйи второй многовходовые сумматоры 6, 7, регистрпроизведения 8, преобразователь 9прямого кода в дополнительный, регистр множителя 10, группу дешифраторов 11. В регистрах 1, 10, 8 хранятся действительные и мнимые частиследующих величин, множимого А, множителя В и произведения СУстройство работает следующим образом.На выходах сумматоров 2 и 3 формируются соответственно величиныКеА + 1 шА и КеА - 1 шА, На первую,вторую и.третью группы информационныхвходов первого и второго коммутатора.поступают соответственно величиныКеА, 1 шА, КеА + 1 шА, КеА, - 1 шА,КеА - 1 шА,В зависимости от значений д-го разряда действительной и мнимой частей множителя КеВ; и 1 шВна выходах соответствующего дешифратора группы дешифраторов 11 устанавливается код, который поступает на управляющие вхоСоставитель В. Гороолесникова Техред М.Гергель ректор И. Муск ак 9омитетаоткрытийкая наб. Подписное д. 4 илиал ЛПП "Патент", г. Ужгород, ул. Проектная,3 11032 ды групп коммутаторов 4 и 5. Если КеВ = 1, а 1 шВ= О, то на выходе соответствующего коммутатора групп коммутаторов 4 и 5 устанавливаются значение КеАу ; если КеВ= О, а 1 шВ = 1,то на выходе соответствующего коммутатора групп коммутаторов 4 и 5 устанавливаются значения 1 шА ишА соответственно, если КеВ;1 шВ =1,то на выходах соответствующих коммутаторов устанавливаются значения КеА + 1 шА и КеА - 1 шА.Сформулированные на выходах групп коммутаторов 4 и 5 величины складыва 4981/37 ТиражВНИИПИ Государственногпо делам изобретений 113035, Москва, Ж, Ра 22 4ются (с учетом веса разрядов) многовходовыми сумматорами 6 и 7, на выходах которых формируются величины КеА,КеВ - 1 шА. 1 шВ и 1 шА КеВ + КеАХ 1 шВ, которые заносятся в регистр произведения 8.Положительный эффект изобретения заключается в уменьшении аппаратурных затрат: вместо четырех блоков умножения, сложных по конструкции, устройство содержит преобразователь кода, две группы коммутаторов, два многовходовых сумматора и группу дешифраторов.

Смотреть

Заявка

3347230, 22.10.1981

ОРДЕНА ЛЕНИНА ИНСТИТУТ КИБЕРНЕТИКИ АН УССР

СЕМОТЮК МИРОСЛАВ ВАСИЛЬЕВИЧ, НАЗАРУК НИКОЛАЙ АЛЕКСЕЕВИЧ, ГАМАЮН ВЛАДИМИР ПЕТРОВИЧ

МПК / Метки

МПК: G06F 7/49

Метки: комплексных, умножения, чисел

Опубликовано: 15.07.1984

Код ссылки

<a href="https://patents.su/3-1103222-ustrojjstvo-dlya-umnozheniya-kompleksnykh-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для умножения комплексных чисел</a>

Похожие патенты