G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 1432606

Опубликовано: 23.10.1988

Авторы: Куракин, Сысоев, Чуркин

МПК: G11C 11/00

Метки: запоминающее, многоканальное, оперативное

...поступают соответственнона входы элементов И 21 и разрешаютпередачу слова, поступающего на входсоответствующего элемента И 27 з свыхода усилителя 8 и далее на выходэлемента ИЛИ 26,Для рассматриваемого случая (совпадение адресов обращенич по первомуи второму каналам) на выходе схемы17(фиг.2) появляется сигнал еди"ничного уровня, который поступит навход элемента И 18 ,1, на другой входкоторого поступает признак режимасчитывания ) сигнал единичного уровня)с регистра 1,Сигнал единичного уровня с выходаэлемента И 18 блока 3, свидетельствующий о совпадении адресов обра"щения первого и второго каналов в ре"жиме чтения, поступает на вход элемента 20 и на вход элемента И 28(и разрешает передачуслова, поступающего с выхода элемента ИЛИ 26,...

Номер патента: 1437915

Опубликовано: 15.11.1988

Авторы: Жучков, Косов, Кугутов, Росницкий, Савельев, Чумакова

МПК: G11C 11/00

Метки: запоминающее

...триггер 4в единичное состояние, и через элемент И 16 начинается счет адресов регенерируемых строк на счетчике 3,Адреса строк через селектор 10 адреса по разрешаюнему потенциалу с триггера 6 подаются в блок 1 памяти,обеспечивая регенерацию информации вблоке 1 памяти. При каждом новом обращении регенерация прерывается,обеспечивая сохранность последнегорегенерируемого адреса.Обращение от периферийных устройствпроизводится аналогичным образом,только подается разрешающий потенциап"внешнее устройство" на вход 24, который позволяет сигналу "Запись" проходить через элемент И 13 на триггер 5.Сигнал с инверсного выхода триггера5 блокирует при этом работу элементовИ 14 и 15. С блока 12 задержки выдается сигнал "Сопровождение 2" информации...

Номер патента: 1437916

Опубликовано: 15.11.1988

Автор: Ковчин

МПК: G11C 11/00

Метки: запоминающее

...на выходах 1 б блока 11 появляется информация,1437916 записанная и считанная по нулевому адресу, которая синхронно с сигналом на входе 2 заносится в регистр 19, Появление сигнала на входе установки счетчика 6 приводит к снятию сигнала логической "1" на его выходе, что обеспечивает открытие элемента И 8 и закрытие элемента И 7. Одновременно сигналом логического "О" с выхода счетчика 6 производится открытие ключевого элемента 5, в результате чего регистр 19 через вход ключевого элемента 5 оказыватеся непбсредственно подключен к контакту 2 разъема 3 для чтения данных из устройства. Открытие элемента И 8 приводит к тому, что тактовая частота с выхода генератора 4 проходит на входы регистра 19 и счетчика 6. В результате код, 20...

Номер патента: 1437917

Опубликовано: 15.11.1988

Авторы: Горшков, Заяц, Королев, Николаев, Терехов

МПК: G11C 11/00

Метки: запоминающее, резервированием

...3. Далее возможны два варианта Функционирования,1, Информация при первом и втором обращении совпадает. В этом случае г:осле второго обращения на каждом из ь.гадших разрядов двухразрядных счетчиков контрольного регистра 3 устав.,вливается сигнал логическогс "0". Зтот сигнал от всех разрядов контрсл.ного регистра 3 поступает на перв:.ье входы Формирователя 4 сигналаиб.:;.1 даг.:ее через группу инверторов 2, . входы элемента И 22. По исте 1437917чении времени, превышающего время выборки информации из накопителя, навторой вход формирователя 4 сигналаошибки поступает сигнал от второго510 элемента задержки, который вызывает срабатывание элемента И 22. Сигналсовпадения через элемент ИЛИ 23 выдает на выход 18 сигнал "Разрешениесчитывания...

Номер патента: 1437921

Опубликовано: 15.11.1988

Автор: Елкин

МПК: G11C 11/00, G11C 17/00

Метки: запоминающее, перепрограммируемое, постоянное

...- Яет твнгг ".ь 1-:,35 блока 8 захвд" . Прт "бт -(та(нтК УСтРОйСтВУ ВЫДЯЕтСЯ Снтт,=п Соврвождения Ядр ес. ко тотл:ттй - .:; ",:.О(тфорыации ь ВЕГт-о.(. 1, .тт-,(Прт - чт(и т; т(тор;.г ; (СИГНапт Выбсрттн ПО (", ,(а;(,т :; .; ;( ",-, ( - .блока ч упратлленил, а го с.ест(а(.;т;: тсЯ преобразованием в ь ечтнт(зттеторсх (,26. При операции з="и с. - тр -Вспосле выдачи адреса и его гт".ттинвыдается сигнал которы.-.- арс-:.Ори".(рез элемент И 16 обе(тттечи.;: - .е:. -, -л:с.данных в регистр 12 дя:-:;.;.Вт и устя 1ливает тригг(ер 1-:, ак.-.,.;е с, т-;ние, Сил наг Вьтб(вк( з -:-. - , т,(и;: е.". в блок 4 управления и через Форкдгронатели 9, 10 в интерфейсную шину 2, что В целом обеспечивает занятость :;:. Истрали ЭВт 1 на время записи...

Номер патента: 1437927

Опубликовано: 15.11.1988

Автор: Эйнгорин

МПК: G11C 11/00

Метки: многоустойчивый, триггер

...1, На чертеже приведена схема триггера для и = 5, ш = 3.Триггер работает следующим образом.Пусть на (п - ш) входах элементов НЕ имеются сигналы с уровнем логическогонуля. Тогда на выходах этих (и - ш) элементов НЕ будут сигналы с уровнем логической единицы, В силу построения схемы каждый элеПмент НЕ соединен со входами С, элементов ИЛИ. Выходы любых (и - ш) элементов НЕ соединены со входами всех, кроме одного, элементов ИЛИ, поэтому на всех выходах элементов ИЛИ, кроме одного, будут единичные сигналы.45Элемент ИЛИ с нулевым выходным сигналом соединен с входами (и - ш) элементов И, которые на своих выходах будут иметь нулевой сигнал. Эти (и - ш) элементов И с нулевыми выходными сигналами подключены ко входам тех (и " ш) элементов НЕ,на...

Номер патента: 1443029

Опубликовано: 07.12.1988

Авторы: Авдюхин, Авдюхина, Гаранин, Колосов

МПК: G11C 11/00

Метки: запоминающее

...элементов шифратора выполнены согласно указанной таблице.Для формирования разрешающегосигнала на входах выборки регистров17 для записи в них границ сегментовячеек одинакового Формата в структурную схему устройства (фиг.1) введенселектор 26, который может быть реализован, например, как показано нафиг.5. Задачей селектора 26 являетсяФормирование логической единицы наодном из своих выходов при совпадениикода, поступающего с выходов старшихразрядов регистра 7, с соответствующими разрядами постоянного кода,поступающего по входам 27 устройства.Селектор (фиг.5)содержит схему43 сравнения и дешифратор 44,В качЕстве схемы 43 может быть использована схема сравнения К 555 СП 1,имеющая две группы информационныхвходов для сравниваемых кодов, атакже 3...

Номер патента: 1460740

Опубликовано: 23.02.1989

Авторы: Каустов, Овраменко, Погорелов, Торошанко

МПК: G11C 11/00

Метки: запоминающее

...1, к которой производится обращение, только один блок 2 памяти, а именно полувыбранный, становится выбранным и обращение производится только к нему. Если процессорзакончит обработку информации в выб-.ранной конфигурации рабочей страницы, он может сформировать новую рабочую страницу с другими блоками 2памяти. В этом режиме работы ЗУ процессору доступен любой блок 2 памяти,причем все блоки 2 памяти в пределаходной строки занимают одну и ту жечасть адресного пространства, т.е,являются как бы близнецами.Адресация ячеек памяти в рабочейстранице возрастает сверху вниз,т,е. рабочая страница памяти имеетвертикальную адресацию. В случае необходимого прямогодоступа к памяти контроллер прямогодоступа подает в процессор сигналзахвата, в ответ на...

Номер патента: 1462418

Опубликовано: 28.02.1989

Авторы: Ищенко, Селигей

МПК: G11C 11/00

Метки: запоминающее

...11, а в остальных случаях - сигнал "0". При выполнении формирователя 10 в виде ПЗУ по тем адресам, в кодах которых преобладают "1", записаны "1" в раз14 б 241 ряд данных, по остальным адресам эа"писан "0" (см. пример в таблице,граФы 1, 2),Входы 8данных Выходформирователя10 и дополнительный вход"выход модуля 1памяти Выходы Выходгруппы 9и информационные вхогруппы 3 и устройст-,.ва 4 ды-выхо" ды модулей 1 памяти ОООООООО 00001111 11001111 1111111 00000000 00000000 00001111 0000111 0010000 1100111 00000000 1111-О 0иНа выходах, элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 9 второй группы слово данных(графа 3 таблицы) будет представлено 25 в прямом или обратном коде в зависимости от сигнала "0" или "1" (гра" Фа 2 таблицы) на выходе Формирователя 10, при...

Номер патента: 1464212

Опубликовано: 07.03.1989

Автор: Кононков

МПК: G11C 11/00

Метки: запоминающее, репрограммируемое

...129, СТИР, 130 блока 5 формирователя одиночных импульсов (фиг. 1, 6) соединены с объединенными входами КР,%К, ЯК элементов накопителя 111 - 126а лица Адрес Номер переключателя50 000000 - 017776 020000 - 037776 040000 в 776 060000 - 077776 100000 в 1177 120000 в 1377 140000 в 1577 1 2 3 4 5 7 55 5 О 15 20 25 30 35 40 45 соответственно, выводы БИС 1 46, БИС 2 4, БИСЗ 48, БИС 4 49 блока 3 управления (фиг. 1, 4) соединены с объединенными входами- 12 В элементов 111 -4, 115 - 118, 119 - 122, 123 - 126 накопителя соотьетственно, выводы 25.(00 - 03) Д(00- - 03), 25. (04 - 07) Д(04 - .07), 25. (08 - 1) Д(08 ), 25.(04 - 07), Д(04- - О) соединены с объединенными входамн ДОО - ДОЗ, ДО 4 - ДО 7, ДО 8 - Д 1, Д 12 - Д 15 элементов 111 - .114, 115 -...

Номер патента: 1467572

Опубликовано: 23.03.1989

Авторы: Денисюк, Кондратик, Семчук

МПК: G11C 11/00

Метки: запоминающее, резервированное

...поступает на второй и третийинформационные входы контрольногорегистра 8,Положительный импульс с выхода 21элемента 14 задержки н зависимостиот состояния триггера 10 через первый 11 или второй 12 элементы И поступает на первый или второй синхронизирующие входы контрольного регистра 8, производя запись поступающейна его соответствующий инАормацион5 1ный вход информации, Положительнымперепадом импульса на вход 6 выборки триггер 10 переводится в другоеустойчивое состояние и логическийуровень с его прямого выхода 22 подготавливает адрес информации, записанной в других областях памяти первого 1 и второго 2 накопителей,Следующим отрицательным импульсомна входе 6 выборки аналогично производится запись информации и признакаво вторую...

Номер патента: 1471224

Опубликовано: 07.04.1989

Авторы: Боженко, Кондратов, Мешков

МПК: G11C 11/00, G11C 21/00

Метки: динамической, информации, памяти, регенерацией

...элемент И-НЕ 19 выдает "0" на выход запроса преобразователя 4 (фиг,4 и, к, с, т). Этот "О" через вход управления преобразователя 4 поступает на его элементы И 18, информационные выходы преобразователя 4 сбрасываются в "0", По сигналу 1.2 это состояние заносится в блок 2 памяти, Одновременно ссстояние "О" на выходе запроса пре" образователч 4 разрешает запись в регистр 5 по сигналу , 1.3 (Фиг,4 г.к) признака внешних обращений по всем АКданного АК (фиг,4 л), который Формирует преобразователь 3 на своем первом информационном выходе, При поступлении следующего адреса сигнал запроса сбрасывается, Так при обращении по всем АКс общим АК во всех разрядах байта, хранящегося в блоке 2 памяти по адресу АК , устанавливаются в "0", а в регистре 5 -...

Номер патента: 1474736

Опубликовано: 23.04.1989

Авторы: Заяц, Яковлев

МПК: G11C 11/00

Метки: памяти, элемент

...10 от.исходного значения намагниченности-В, до +В,Конденсатор 13 поддержки поддерживает ток, протекающий по обмоткезаписи.После отключения напряжения питания сердечник трансформатора сохранит намагниченность +В ,Если же в триггере 9 к моментуотключения питания записан "О",то элемент И-НЕ 11 не срабатывает(на втором входе этого элемента будетуровень логического "0") и на еговыходе будет высокий .потенциал.Транзистор 15 закрыт и в сердечникетрансформатора 10 сохранится исходноесостояние намагниченности -В, чтосоответствует значению логического ОВспомогательный режим восстановления информации в триггере 9 осуществляется при включении напряжения пита 5 ния после отключения последнего. Как только напряжение питания достигнет...

Номер патента: 1479954

Опубликовано: 15.05.1989

Автор: Мельник

МПК: G06F 7/08, G11C 11/00

Метки: буферное, запоминающее

...запись нуля свхода 5 в триггер, 15 узла 13, сравнения;запись адреса второго числа нового массива в регистр 16 узла 13сравнения и самого второго числа вячейку 2 памяти сигналом с выходаэлемента И 14 узла 13, если адресвторого числа меньше адреса первогочисла, или запись адресов первогои второго чисел в регистры 16 соответственно узлов 13 и 13, и записьпервого и второго чисел соответственно в ячейки 2 и 2 памяти, еслиадрес второго числа больше адресапервого числа.После прихода (и)-го импульсапо входу 7 поступает и-е число нового массива, по входу 6 - его адрес, а по входу 5 - ноль. На элементах 17 сравнения узлов 13 д ( = 1,2,и) адрес и-го числа сравнивается с адресами 1-го, 2-го(и)-го чисел, хранящимися в регистрах 16 узлов 13,...

Номер патента: 1481852

Опубликовано: 23.05.1989

Авторы: Жила, Лукашкова, Пудзенков, Шилов

МПК: G11C 11/00

Метки: буферное, запоминающее

...ее. Зто необходимо длясогласования канала по максимальномубыстродействию и требуемой емкости.В режиме хранения код не содержитинформацию об абоненте, являющемсяприемником, поэтому на этапе вывода 40введенный массив из БЗУ не выводится. В дешифраторе 11 вырабатываютсясигналы, управляющие работой блока 12постоянной памяти, хранящего программу перестройки распределителя 13 на 45данный цикл работы. При этом программой .учитывается, что часть секцийможет быть занята хранением информации, полученной в предыдущих циклахобмена. Выбранная из блока 12 постоянной памяти программа поступает враспределитель. Затем начинается собственно ввод информации в БЗУ, который синхронизируется сигналами, поступающими на первую группу входов.блока...

Номер патента: 1481853

Опубликовано: 23.05.1989

Авторы: Эйнгорин, Эйнгорина

МПК: G11C 11/00

Метки: матричное, многомерное, селектирующее

...группы шинв элементарной матрице; х = 1 щ: номер элементарной матрицы в40 селектируемой структуре. Входамиустройства являются входы информационных каналов первой из его матрицпервого типа,5Входные шины первой из элементарных матриц каждой селектируемойструктуры соответственно являютсяее входными нинами, Они объединеныв К групп по в шин в группе и, со Оответственно, образуют К информационных каналов, с которыми соединенаданная селектируемая структура. Каж;дый информационный канал, таким образом, состоит из ш адресных шин. 15Конфигурация групп каналов одногои того же номера во всех матрицахпервого типа одинакова, но каналыэтих групп соединены между матрицами первого типа со сдвигом их номеров 20на величину г(3., 1 с, г)....

Номер патента: 1481854

Опубликовано: 23.05.1989

Авторы: Алексеев, Кессельман, Ковалев, Косов, Росницкий, Савельев, Чумакова

МПК: G11C 11/00

Метки: динамическое, запоминающее

...и в нем хранится очередной адресрегенерации. Работа по младшему приоритету аналогична, но в ней участвуют триггеры 19 и 22. По окончании считывания или записи информации в блок 1 памяти по тому или другому приорите 148 1854ту триггер 6 сбрасывается в состояние "0", подключая цепь регенерации к блоку 1 памяти и мультиплексору 2.Таким образом, в данном устройстве 5 надежность сохранения информации в накопителе обеспечивается тем, что отсутствуют одновременно режим регенерации и режим обращения, причем регенерация осуществляется с часто той генератора, величина которой в расчетное число раз выше частоты возможных обращений, В нем также обеспечены приоритетные режимы обслуживания каналов (их можно увеличить ана логичным образом, как...

Номер патента: 1483492

Опубликовано: 30.05.1989

Авторы: Калужникова, Конов

МПК: G11C 11/00

Метки: запоминающее

...на второйуправля 0 цй вход 8 устройства. Затемпо входу 9 устройстьа первый коммутатор 2 подключает информационные входыпервой группы к соответствующим адресным входам указанных накопителей3, и прием адреса в накопители 3 производится по сигналу строба адресастолбца, поступающему на первый вход7 обращения устройства. Считываниеслова данных на отображение осуществляется с информационных выходов 15устройства. В режиме считывания навход 10 задания режима устройствасигнал разрешения записи не подается(неактивное состояние). В режиме считывания на отображение производитсяпоследовательный перебор адресов погрулам к 1Л рЛ р+1э т Лтпри этом регенерация накопителей осуществляется за время выдачи однойстроки растра изображения,Режим...

Номер патента: 1495849

Опубликовано: 23.07.1989

Авторы: Булан, Истрати

МПК: G11C 11/00

Метки: запоминающее

...входу триггера 31, меняется, вызывая переключение последнего, Инкрементирование второго регистра 33 адреса микро- команд осуществляется по переполне 1495849нию счетчика 32 циклов. Такая организация позволяет отрабатывать длительные временные диаграмм. Сигнал,поступающий из регистра 22 состоя- ф5ний на вход старшего разряда адресаУПЗУ 2 34, определяет область адресовмикропрограммы стирания, После установки триггера 34 холостого ходасигналы, поступающие из регистра 22 10состояния на группу входов УПЗУ 1 29,определяют область адресов с холостыми микрокомандами, т,е. на выходепервого регистра 30 микрокоманд управляющие сигналы отсутствуют. 15С выхода второго регистра 35 микрокоманд на блок 1 памяти через блок23 сопряжения...

Номер патента: 1501157

Опубликовано: 15.08.1989

Автор: Конопелько

МПК: G11C 11/00

Метки: блок, памяти

...входы 5 состоят из четырех линий, Тогда при о ределении первого исправного блока 18 ему присваивается код 1000 и пережигаются соответствующие вставки в регистре 10, настраивающие блок 18 на этот код. При определении следующего исправного блока 18 в регистр 10 этого блока заносится уже код 0100 и т.д. При этом регистры 11 этих блоков не программируются, т.е. находятся в исходном нулевом состоянии.Пусть например в запоминающем устройстве исправных блоков 18 оказалось двенадцать, т,е. последнему из исправных блоков 18 присвоен номер 0011, который хранится в регистре 10 этого блока.5 15При этом происходит нумерация пари присвоение им адресов исправныхблоков 18 в порядке очередности.Так, для приведенного примера первой паре...

Номер патента: 1509982

Опубликовано: 23.09.1989

Автор: Романов

МПК: G09G 1/00, G11C 11/00

Метки: блока, выборки, информации, памяти

...регистра 17, дешифратор открывает потенциапьному входу элемент И 23. Тогдаимпульс с входа 61 через элемент ИЛИ18, пройдя элемент И 23, поступает нединичный вход триггера 22 и устанавливает его в единичное состояние, врезультате чего на выход 66 выдаетсясигнал Ввести парольЕсли же пароль будет набран и введен, то наряду с прохождением сигналего записи в регистр 16 импульс с вьхода элемента 28 задержки поступаеттакже на нулевой вход регистра 17,сбрасывая его в исходное состояние,и на единичный вход триггера 21, устанавливая его в единичное состояниеи снимая тем самым запрещающий потенциал с единичного выхода, выдаваемыйна вход блокировки селектора 15 адреса. Этот же разрешающий потенциал выдается также на выход 67 устройства 55как...

Номер патента: 1510010

Опубликовано: 23.09.1989

Авторы: Алдабаев, Беседовский, Диденко, Конарев, Прокопенко

МПК: G11C 11/00

Метки: запоминающее

...входу 27 поступает в блок 5,Элемент НЕЧЕТНОСТИ 59 в блоке 5 проверяет поступивший код на наличие ошибки и при ее отсутствии вы0010 Формула и з о б р 5151дает " 1", которая затем инвертируется элементом И-НЕ 61 и через триггер 62 поступает на выход 29 блока.На второй вход элемента И-НЕ 6 1 вэтом случае поступает также "1" снаходящегося в исходном состоянииэлемента НЕЧЕТНОСТИ 60,Таким образом, отсутствию ошибки при чтении соответствует "0" навыходе 29 блока 5. При наличии "1"на выходе 50 матрицы 32 и входе 9устройства реализуется режим записибита в блок 2. Причем запись битав блок 2 производится в два этапа,5 10 15 20 25 30 35 40 45 50 55 На первом этапе байт, в котором ,нужно изменить бит, пересылается из блока 2 в селектор 4 для замены...

Номер патента: 1520592

Опубликовано: 07.11.1989

Авторы: Галилейский, Корнейчук, Марковский, Михайлюк, Осадчий

МПК: G11C 11/00

Метки: запоминающее

...вблоке 16 памяти не будет найдена ячейка с запоминаемым словом, что свидетельствует о том. что данное словозапоминается впервые. Тогда на неко 1тором и-шаге бинарного поиска, гдеп (1 оВИ+1 , достигается ситуация,когда в регистре 32 и счетчике 37оказываются коды чисел, отличающихсяна единицу (обозначим их соответственно М и М+1), тогда на выходе сум"матора 44 имеют 2 М+1, а на выходе2 М+1 1сдвигающего регистра 45--2=и+ - 1-м 1+ -1- м+Ф- и. врезультате блок 42 сравнения формирует на своем выходе единицу, посту"лающую на вход 51 блока 4 управления. Поступление данного сигнала свидетельствует о необходимости сдвигасодержимого ячеек блока 16 памяти,имеющих адреса от М+1 до Н, на одну ячейку вперед и записи нового запоминаемого слова в...

Номер патента: 1529287

Опубликовано: 15.12.1989

Автор: Мельник

МПК: G11C 11/00

Метки: запоминающее

...4адрес ячейки, куда оно должно быть:аписано. В дальнейшем при каждомфбращении в блок памяти записывается1 исло нового массива, а в регистры 34 4 поступают соответственно последующее число и его адрес. Одновременно из блока 2 памяти считывается50ранее накопленный массив чисел попоследовательным адресам, формируеЙым в счетчике 5 и проходящим через:коммутатор 7, который управляетсясигналом с прямого выхода триггера 8.После записи нового массива в блок55памяти и считывания ранее принятого из блока 2 памяти в устройство поступает следующий массив чисел, сопровождаемый сигналом, поступающимпо входу 12 записи. Этот сигнал сбрасывает счетчик 5 в нулевое состояние,а также переключает триггер 8. Сигналы с триггера 8 устанавливают блок1...

Номер патента: 1531160

Опубликовано: 23.12.1989

Авторы: Кокорев, Поляков, Цветков

МПК: G11C 11/00

Метки: запоминающее

...тому же алресу. Содержимоесчетчика 1 увеличив. ется на единицу,и производится обработка следующегочисла иэ исходного массива, хранящегося в блоке 3 памяти. Эта последовательность действий повторяется длякаждого исходного числа и, таким образом, производится подсчет количества чисел исходного массива по диапазонам их значений,Устройство может работать и в режиме обычного ЗУ. Для этого коммутаторы 2 и 7 адреса переключаются в режим передачи информации с выхода счетчика 1 на адресные входы блоков 3и 8 памяти соответственно. При этомустройство представляет собой два отдельных ЗУ с общим счетчиком адреса,информация из которых считываетсяв регистры 4 и 9 лиса.Кроме того устроиство может работать и в р,ким ЗУ с таблицей косвенной адресации на...

Номер патента: 1532976

Опубликовано: 30.12.1989

Авторы: Дубровский, Сабельников

МПК: G11C 11/00

Метки: запоминающее

...обратному преобразованиям:15329где в качестве номеров разрядов информационных входов и выходов соответственно устройства будет высту"пать хТак как 0 ( у,2"-1, то операцию3 Д+ у можно заменить разрядной инфверсией тех разрядов двоичного кодаЯ, в которых двоичный код у имеетединицы, Это осуществляется с помощью Оинверторов 13,Логический адрес. вектора бит ука-зывается двумя кодами, определяющиминомер (ш+1)-мерного куба, в которомрасположен данный вектор (код 1. ) и 5код начального элемента в (ш+1)-мерном кубе (1,ц ) причем младшие а разрядов Физического адреса, поступающие на входы,1.и являются кодом начального элемента (1." ) в 20(ш+1)-мерном кубе, а код 1. равен ко"ду старших разрядов адреса на входах1 1Рассмотрим работу устройства...

Номер патента: 1536438

Опубликовано: 15.01.1990

Автор: Браурман

МПК: G11C 11/00

Метки: запоминающее

...лолуслово. Устройство работает следующим образом,При обращении к запоминающему устройству по четному адресу на адресный вход 6 устройства подается лог."О", одновременно поступающий на управляющие входы блока 3 инкрементирования адреса и коммутатора 4, Приэтом адрес с входов 5 устройства поступает одновременно на информационныевходы блока 3 инкрементирования .адреса н на адресные входы второго блока 2 памяти. Так как на управляющемвходе блока 3 присутствует лог. "О",инкрементирование адреса не производится и на выходе блока 3 появляетсяадрес, равный адресу, установленномуна его выходе, Этот адрес поступаетна адресные входы блока 1 памяти. Врезультате одновременно происходитсчитывание ячеек первого блока 1 памяти и второго блока 2...

Номер патента: 1550582

Опубликовано: 15.03.1990

Авторы: Баринов, Губаревич, Макаренко

МПК: G11C 11/00

Метки: запоминающее

...адреса в выбранные ЭП накопителя 3. В режиме считывания информации при прямом способе адресации вь 1 борка ЭП в накопителе 3 производится точно так же, как и в режиме записи: сигналы кода адреса с входов 7 ЗУ через формирователь 6 поступают на формирователь 5 и далее через дешифратор 4 на накопитель 3. Считанная из накопителя 3 информация под воздействием сигнала управления на входе 9 поступает через Формирователь 6 на выход 8 ЗУ.При косвенном способе адресации для выполнения следующей операции служит выходная информация предыцущей операции. Для этого управляющий сигнал на входе 9 запрещает прохождение кода адреса с входов 7 на формирователь 5 и разрешает прохождение выходной информации, используемой в качестве кода адреса, из...

Номер патента: 1552228

Опубликовано: 23.03.1990

Авторы: Лихацкий, Романов, Филатов, Шубин

МПК: G11C 11/00

Метки: запоминающее, логическими, памяти, постоянное, состояниями, элементах

...(т.е. на дополнительном выходе 15 устройства) формируется сигнал высокого уровня, кото 5 рый информирует пользователя о необходимости прекращения цикла программирования для данного ЭП 2, Этот же сигнал обеспечивает через элемент ИЛИ-НЕ 10 отключение усилителя 9 10 программирующих импульсов. Если схема 7 сравнения указывает на несовпадение кодов, то внешними средствами сигнал.на первом управляющем входе 16 переводится в состояние низкого уровня, блокируя в текущем состоянии все усилители 5 считывания и разрешая работу усилителя 9 программирующих импульсов. При этом число формируемых программирующих импульсов 20 должно быть таким, чтобы приращение заряда на плавающем затворе -транзистора ЭП 2 вызывало приращение 6 Б потенциала на...

Номер патента: 1552229

Опубликовано: 23.03.1990

Авторы: Дубровский, Сабельников

МПК: G11C 11/00

Метки: запоминающее

...для 1. = 0.1- 0111(7) для т. = 2 1,= 1011 (11)+сдля ь .= 3, 1,= 1 101 (3), длл д1," = 1110(14) .Таким образом получаются следующие перестановки,2 осле нумерации внутри элементарной мят;.ипь; элементов слева направо и сверху вниз получя тся следующая последовательность. которая подаегся на распределитель информационных 1 И "НЯ,ЛОВ5 16 5 1 14А А. А Л А А: А", А1552229 перестановке при чтении: А А" А А" А А" А 5 А О 1 г з 4 Б а В. А 2 А(г Аг А 2 АЙ АО Ам А А(4 А(4 А 4 А 14 А(5 А(5 А(ВА(В 8 9 (оВ 9 1 о И 12 8 9 1 о 11 9 (о 1( ф перестановка при записи:= 0,1,2,3,8,9,10,1,4,5,6,7,12, 13,14,15 элементарная матрица выглядит следующим образом:А(г А 2 А(28 9 (о (1 В адПри.и. = 3,0,1,2,3,4,5,6,7, 8,9,0,11,12,13,13,15 элементарная матрица А Ае А 9...