Резервированное запоминающее устройство

(51)4 С 11 С 11 0 ГОСУДАРСТ 8 ЕННЫЙ ХОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТ ИДЕТЕЛЬСТВУ К АВТОРСКОМ 1/24-248789, В юл. М 11проектноогический зн онструк- институт н ескои промьппле мчук, ВВ,Конд ности тик 7,6(088,8)лько В,К Лосение инйормаци в В.В. Нав полупротройствах. с. 99-102,запоминающих у и связь, 1986,одников М.: Рад ис. 3.3Автор 118878 54) РЕЗ СТРОЙСТ ское свидетельство СССР 4, кл. С 11 С 11/00, 198 ЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕ ВО еля, тти. Воизводения и рующего накопи го на две обла второго дубл же разделенн случае обнар ся перезапис формации в о кой. 3 ил.(57) Изобретение олительной техникепользовано для посной памяти, нечувсям. Целью изобрете носится к вычис может быть исения ошибки п истинного зна оения оператив ительной к сбо асти накопителя с о ия является повы. Изобретенительной техни ИЛИ 3, ный вх тносится к вычисли- и может быть испольстроения операти ствительной к сб ретения является сти устройства,о вано для и мяти, нечу писи-чтения,8, блок 9 обнаный триггер 10,второй элементэлемент 14 задерж 15, выход 16 по Целью изоб ие надежно На фиг,1 и ш вированн а; на аботь г,2тройя бл бозначены выход 78 их го регистра 8, вых обнаруже ента 14 зонтроль шолн ния ошибок,адержки, пря лока 1 эл трои ст 1 й 1 и(21) 42/06 (22) 18,05 (46) 23.03 (/1) Всесо торский и светотехни (72) А,П,С и Р.Г,Дени (53) 681,3 (56) Коноп дежное хра редставлена схема резер запоминающего устройст - временная диаграммас тн а; н а фиг, 3 - пример ока обнаружения ошибок, о (фиг,1) содержит перой 2 накопители, первый венке надежности устройства. Устройство содержит первый и второй накопители, контрольный регистр, блок обнаружения ошибок, счетный триггер,элементы И, ИСКЛЮЧАЮЩЕЕ ИЛИ, элементзадержки, Суммарная емкость накопителей в четыре раза превышает полезную информационную емкость устройства, Повышение надежности устройства за счет нечувствительности к сбоям обусловлено тем, что запись информации в первую и вторую областиосновного накопителя осуществляется в разные моменты времени, благодаря чему достигается истинность информации хотя бы в одной из областей.Определение верной информации осуществляется за счет использования элемент ИСКЛЮЧАЮЩЕЕвходы 4, информацион6 выборки, вход 7 законтрольный регистрружения ошибок, счетэлементы И 11 и 12,ИСКЛЮЧАЮЩЕЕ ИЛИ 13,ки, управляющий входпризнака ошибки,На фиг.1 также омой выход 22 счетного триггера 10.Контрольный регистор 8 состоит изтриггеров 23.Блок 9 обнаружения ошибок (фиг.3)содержит программируемую логическуюматрицу 24 и ключ 25 с тремя состояниями,Резервированное запоминающее устройство работает следующим образом. ОРежим записи. На адресные входы4, инАормационный вход 5, вход 6 выборки, входзапись-чтение, управляющий вход 5 поступают логическиеуровни (Фиг.2). При этом уровень логического нуля на первом входе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 приводит его в режим повторения логических уровней, поступающих на его второй вход 22, После смены адреса на 20адресных входах 4 и установления данных на информационном входе 5 уровнем логического нуля на входе 6 выборки производится запись информации в первый 1 и второй 2 накопители. Положительным перепадом напряжения на входе 6 выборки триггер 10переводится в другое устойчивое состояние и уровнем логическогонуляна входе 6 выборки производится повторная запись информации, установленной на информационном входе 5, вовторой квадрат первого 1 и второго 2накопителей, При этом на этом выходе 20 блока 9 обнаружения ошибок 35установлен уровень логического нуля,Блок 9 реализует следующие функции(Аиг.З):У 1 = Х 2,ХЗ,Г 5.Х 6;У 2 = (Х 2,ХЗ+Х 2. Хз ), Х 5. Х 6. =Х 2. Х 5, Хб40У 3 = Х 2,ХЗ.Х 5,Х 6;У 4 = (Х 1,ХЗ+Х 2.ХЗ.Х 4)еХ 5 аХ 6=0;У 4 - третье состояние;У 5 = Х 6+(Х 2,ХЗ+ХХ,ХЗ),Х 5,Х 6,45Таким образом, н режиме записи обеспечивается разнесенная по времени запись инАормации, устанавливаемой на информационном входе 5, в две области памяти первого 1 и нторого 2 накопителей для каждого адреса, устанавливаемого на адресных входах 4. Уровень логического нуля, устанавливаемый на входе 7 записи-чтения, блокирует первый 16, второй 19, третий 18 выходы блока 9 обнаружения ошибок, а на информационном выходе 5 блока 9 устанавливает высокоимпедансное состояние. Режим чтения, На адресные входы4, вход 6 выборки, вход 7 записичтения управляющий вход 15 поступают логические уровни (фиг.2), Приэтом уровень логической единицы навходе 7 записи-чтення переводит второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13 в ре"жим инвертирования логических уровней, поступающих на его второй вход,Следовательно, при считывании происходит обработка информации, записанной в разные моменты времени, Послеустановки адреса на адресных входах4 высокий логический уровень, установленный на. входах 15, устанавливает на третьей 18 и втором 19 выходахблока 9 обнаружения ошибок нулевыелогические уровни, разрешающие триггеру 1 0 счет импульсов, поступаю- .щих на его синхронизирующий вход.На пятом выходе 20 блока 9 устанавливается уронень логической единицы,устанавливающий первый 1 и второй2 накопители в режим чтения. По приходу отрицательного импульса на входы выборки первого 1 и второго 2 накопителей на их выходах устанавливается информация, записанная в однуиз областей памяти (в зависимости отсостояния триггера 10) по адресу,установленному на адресных входах 4,Элемент 14 задержки задерживает передний Аронт отрицательного импульса (Фиг.2), поступающего на его входна время, достаточное для окончанияпереходных процессов н первом 1 ивтором 2 накопителях, и инвертируетимпульс.На первый и четвертый информационные входы контрольного регистра 8поступает информация с выходов первого 1 и второго 2 накопителей,С выхода первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 признак совпадения (уровеньлогического нуля) или несовпадения(уровень логической единицы) инАормации в первом 1 и втором 2 накопителях поступает на второй и третийинформационные входы контрольногорегистра 8,Положительный импульс с выхода 21элемента 14 задержки н зависимостиот состояния триггера 10 через первый 11 или второй 12 элементы И поступает на первый или второй синхронизирующие входы контрольного регистра 8, производя запись поступающейна его соответствующий инАормацион5 1ный вход информации, Положительнымперепадом импульса на вход 6 выборки триггер 10 переводится в другоеустойчивое состояние и логическийуровень с его прямого выхода 22 подготавливает адрес информации, записанной в других областях памяти первого 1 и второго 2 накопителей,Следующим отрицательным импульсомна входе 6 выборки аналогично производится запись информации и признакаво вторую полонину контрольного регистра 8, При установке нулевого логического уровня на входе 15 блоком9 в соответствии с реализуемыми имФункциями производится анализ содержащейся в контрольном регистре 8 инФормации и ныдача соответствующих управляющих воздействий, При пранильном считывании информации из обеихобластей памяти (нулевые логическиеуровни на выходах 17 и 17 э контрольного регистра 8) на информационномвходе 5 устанавливается логическийуровень с выхода 1/, контрольногорегистра 8.,Одновременно единичныйлогический уровень с второго выхода19 блока 9 устанавливает триггер 10в нулевое состояние, Третий отрицательный импульс на входе 6 выборкине переводит триггер 10 н единичноеСостояние, так как он удерживаетсяв нулевом состоянии по входу сброса.Запись информации н контрольный регистр 8 блокируется нулевым логическим уровнем, поступающим на первыевходы первого 11 и второго 12 элементов И, По окончании третьего отрицательного импульса на входе 6 выборки происходит установка нового адреса на адресных входах 4, и запускается новый цикл чтения,При считывании ложной информациииз первой области памяти (уровень логической единицы на выходе 171 и логического нуля на выходе 17 конт 3рольного регистра 8) на информационном входе 5 устанавливается логический уровень с выхода 7 контрольного регистра 8, Одновременно единичный уровень второго выхода 19 блока9 устанавливает триггер 1,0 в нулевоесостояние, На пятом выходе,20 блока9 устанавливается единичный логичесВкий уровень, переводящий первый 3 ивторой 2 накопители в режим записи.Третьим отрицательным импульсом нашине 6 разрешения выборки производит 40 467572 6ся перезапись информации н первую область памяти первого 1 и второго 2накопителей (при уровне логическогонуля .на прямом выходе 22 триггера 10)5При считывании ложной информациинз второй области памяти (уровеньлогической единицы на выходе 17 илогического нуля на ныходе 1/ конт.рольного регистра 8) на информационной шине 5 устанавливается логический уровень с выхода 1/ контрольного регистра 8, Одновременно единичный логический уровень с третьеговыхода 18 блока 9 устанавливает триггер 1,0 в единичное состояние, На пятом ныходе 20 блока 9 устанавливается единичный логический уровень, переводящий первый 1 и второй 2 нако 20 пители в режим записи, Третьим отрицательным импульсом на входе. 6 выборки производится перезапись информации во вторую область памятипервого 1 и второго 2 накопителей (при25 уровне логической единицы на прямомвыходе 22 тритгера 10).При считывании ложной информациииз первой и второй областей памяти(уровни логической единицы на выхо-.30 дах 1/ и 17контрольного регистра8) на информационном входе 5 устанавливается нулевой логический уровень, а на выходе 16 блока 9 устанавливается единичный логический уро-,З 5 вень, сигнализирующий о сбое памяти,1Таким образом, в устройстве обес;печивается запись информации в раз ные области основного накопителя вразные промежутки времени, благодарячему достигается истинность записан"ной информации хотя бы в одной области накопителя, а также аналогичнаязапись производится н дублирующий накопитель, 11 ри считывании информации- 45 обеспечивается определение сбоя хотя бы в одной иэ областей накопителей путем поочередного сравнения содержимого областей накопителей, инФормация в которых записана в разные50 промежутки времени, Благодаря этомуповышается надежность определениясбоя информации при считывании, Вслучае определения сбоя информациипри считывании она корректируется по55 истинной информации, находящейся вдругих областях памяти. Этим достигается высокая достоверность восстановления истинной информации при наличии сбоев при ее хранении,Формула 71467изобретения Резервированное запоминающее устройство, содержащее первый накопитель, выход которого соединен с первым инФормационным входом контрольного регистра, выходы которого подключены к входам блока обнаружения ошибок с первого по четвертый, первый выход которого является выходом признака ошибки устройства, первый, и второй элементы И, элемент задержки, вход которого является входом выборки устройства, о т л и ч а,ю б щ е е с я тем, что, с целью повышения надежности устройства, в него введены второй накопитель, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, счетный триггер, причем одни адресные входы первого и второго накопителей являются адресными входами устройства, другой адресный вход первого накопителя соединен с прямым выходом счетного триггера и с пер выми входами второго элемента И и второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к другому адресному входу второго накопителя, выход которого соединен с четвертым ЗО информационным входом контрольного регистра и с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 572 8,вход которого подключен к выходу первого накопителя, а выход соединен свторым и третьим информационными входами контрольного регистра, первыйи второй синхровходы которого подключены к выходам соответственно первого и второго элементов И, вторые входы которых соединены с выходом элемента задержки, вход которого подключен к синхровходу счетного триггераи к входам выборки первого и второгонакопителей, входы записи которых соединены с пятым выходом блока обнаружения ошибок, второй и третий выходы которого подключены соответственно к входам установки в 0 и "1счетного триггера, первый вход первого элемента И и. третий вход второго элемента И являются управляющимвходом устройства н соединены с пятым входом блока обнаружения ошибок,шестой вход которого подключен к второму входу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и является входом записи-чтения устройства, информационные входы первого и второго накопителейявляются информационным входом устройства и соединены с четвертым выходом блока обнаружения ошибок, третийвход первого элемента И подключенк инверсному выходу счетного триггера.