Запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 804834 А 50 4 О 11 С 11/00 ОПИСАНИЕ ИЗОБРЕТЕНИ ТЕЛЬСТВУ АВТОРСКОМ ов ва и а и О вычисли ь испольителей оминаю з апис 1 ил,СЭ вДь ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относитсятельной технике и может бызовано при построении накодисплейного оперативного з его устройства с малым временем дотупа при записи информации, предназначенного для накопления, буферного хранения битовой карты изображенная, синтезированного ЭВМ или графическим процессором, и регенерации изображения на экране телевизионного монитора. Цель изобретения - повышение быстродецствия устройства. Устройство содержит регистр 1, первый коммутатор 2, Н вдНоразрядных накопителей 3-3 динамического типа, дешифратор 4, второй коммутатор 5, И элементов И б,-б. Повышение производительности при блочной записи достигается благодаря использованию ражима страничнойи в одноразрядные накопители.11 эобретение относится к вычисли - тельной технике и может быть использовано при построении накопителей дисплейного оперативноо запоминающего устройства с малым временем доступа црц записи информации и предназначенного для накопления, буферного хранецця битовой карты изображения, сицтезиров;цгцого ЗВХ илц графи О ческцм процессором, и регенерации иэображения ца экране телевиэиошого 01 итора эЦель изобретения - повышение быстродействия путем сокращения среднего 5 времени доступа прц записи с 1 ормрованной битовой карты гра 4 геского зображе 11 з дисплейное запоминающее устройство.На чертеже схематически риведецо 2 О предлагаемое запомшашее устройсзо.Устройство содержит регистр 1, первый коммутатор 2, 11 одноразрядных накопителей 3 динамического типа, дешифратор 4, второй коммутатор 5, И элементов П б. На чертеже обозначены также: первый 7 и второй 8 входь обращения устройства, вход 9 управления подключением адреса, первый вход 1 О задания режима, третий 11 вход зада- ЗО ция режима, входы 12 заданя режима, второй 13 вход задания режима, информационный 14 вход устройства, информационные 15 выходы устройства, адресные 1 б входы устройства. Устройст во содеркит падресцьх входов А .К -К 11 фю ф 1+11 11(адресуемое пространство битовой карты графического изображения составляет 2"), прц этом выводитьсл ца отоб О раженце может только часть цли все укаэанное пространство, графического иэображения в зазцсимости от формата кадра и разрешающей способности растрового монитора, Кадшая группа адресов А .Л, обеспечивает доступу1к отдельному одноразрядному накопителю 3. Остальные разряды адреса А к 11,Л адресуют указанные слова в прямоугольных координатах Х, . битовой карты иэображения: группа адресов А Лсоответствует координате Х, а АЛ - координате У, причем расчет битовой карты изображения графическим процессором или ЭВИ производится поэлементцо в указанных прямоугольных координатах. Взаимно однозначное соответствие между множествами адресных пространств предлагаемого устройства и группы одноразрядных накопителей динамического типа установлено следующим образом: группе адресных входов строкиЕАБ (в порядке возрастания) соответствуют адресные входы А А ,Л , группе адресных входов столбцаСАБ соответствуют А р 1,., А ,причем в регенерации информации в накопителях участвуют 1 с+11 разряды адресных входов устройства,Устройство работает следующим об -разом,Режим считывания. В режиме считывания информации на отображение обращение производится одновременно ковсем одцораэрядным накопителям 3, приэтом адрес слова, подлежащего выводуна отображение, поступает на группуадресных входов 1 б устройства А к,Л . По входу 9 устройства первый коммутатор 2 подключает информационные входы второй группы к соответствующим адресным входам накопителей 3. Прием адреса в накопители 3производится по сигналу строба адреса строки, поступасщему на второйуправля 0 цй вход 8 устройства. Затемпо входу 9 устройстьа первый коммутатор 2 подключает информационные входыпервой группы к соответствующим адресным входам указанных накопителей3, и прием адреса в накопители 3 производится по сигналу строба адресастолбца, поступающему на первый вход7 обращения устройства. Считываниеслова данных на отображение осуществляется с информационных выходов 15устройства. В режиме считывания навход 10 задания режима устройствасигнал разрешения записи не подается(неактивное состояние). В режиме считывания на отображение производитсяпоследовательный перебор адресов погрулам к 1Л рЛ р+1э т Лтпри этом регенерация накопителей осуществляется за время выдачи однойстроки растра изображения,Режим записи, Блочная запись.Из подготовленного массива битовой карты изображения данные в видеслон (блоков) поступают на входы 12задания режима устройства и по сигналу на втором управляющем входе 13устройства записываются в регистр 1,с выхода которого данные подаются наинформационные входы второй группывторого коммутатора 5 и по сигналу с5 14 управляющего входа 11 устройства поступают на вторые входы соответствующих элементов И 6, являясь маской сигнала разрешения записи, поступающего на вход 10 задания режима устройства. Значение записываемь 1 х данных 1,0 или 1), т.е. изменение содержания битовой карты изображения, определяется состоянием 1 п 1 формационного входа 14 устройства. Повышение производительности при блочной записи достигается в результате использования режима страничной записи В Однораз рядные накопители, Адресный доступ к накопителям 3 осуществляется аналогично режиму считывания, при этом, зафиксировав в первом цикле записи адрес строки БАБ одноразрядных накопителей 3, в последующие циклы записи производится только перебор адресов группы адреса столбца САБ накопителей 3 (при неизменном адресе строки), причем второй управляющий вход 8 устройства находится в активном состоянии, а первый коммутатор 2 по управляющему входу 9 устройства подключает группь 1 адресных входов 16 А Аустройства к соответствующим адресным входам накопителей 3,Поэлементная запись. Адрес элемента в прямоугольных координатах Х, У подается на группу адресных входов 16 устройства А . . . А , при этом обра.щение к выбранному слову осуществляется аналогично режимам считывания и блочной записи, а доступ к конкретному элементу выбранного слова произ- водится по группе младших разрядов А, Аадресных входов 16 устройства. Указанный адрес поступает на входы дешифратора 4 и далее позиционный код выбранного элемента по управляющему входу 11 устройства вто рым коммутатором 5 подается ча вторые входы элементов И 6 в виде мас 83492 ки для сигнала разрешения записи, подаваемого на вход 1 О задания режимаустройства,5 10 15 10 г 5 30 35 40 45 формула изобретенияЗапоминающее устройство, содержащее регистр, первый коммутатор, Б одноразрядных накопителей динамического типа, однонмен 11 ые входы стробов адреса столбца и строки которых объединены и являются соответственно первым и вторым вхоцами обращения устройства, адресные Входы накопителей объецинены и соединены с Выходом пер В 0 Г 0 К 0 М 11 У 7 а т С Р а, 5 У 1 Р Я ВЛ 51 ЮЩ 1 1 й В Х 0 Д К 01 ОРОГО 51 РЛЯЕТСЯ ПЕРВЫМ ВХОДОМ УП- равления подключением адреда устройства, о тл и я а ю щ е е с я тем, что, с целью пов 1:прения быстродействия устройства, в него введены дешифратор, второй коммутатор и И элементов И Выходы кот орь 5( подк 5110 чены к входам записи - чтення соответствующих накопителей, Выходы которых являются информационнымн выходами устройства, информационные входы накопителей объединены и являются информационным входом устройства, первые входы всех элементов И объединены и являются первым входом задания режима устройства, выходы второго коммутатора соединены с вторыми входамп соответствующих элементов И, инфор.1 ацнонные входы первой группы второго коммутатора соединены с выходамн регистра, информационные входы которого являются входами группы зацания режима устройства, вход синхронизации регистра явпяется вторым входом задания режима устройства, входы дешифратора являются адресными входами первой группы устройства, выходы дешнфратора соединены с информационными входами второй группы второго коммутатора, вход управления которого является третьим входом задания режима устройства, информационные входы первой группы первого коммутатора являются адресными входами второй группы устройства, информационные входы второй группы первого коммутатора являются адресными входами третьей группы устройства.