G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 1290420

Опубликовано: 15.02.1987

Автор: Эннс

МПК: G11C 11/00

Метки: запоминающее, коррекцией, ошибок

...Ошибка в разряде слова в этом случае определяется, если на входы 7 элемента И 9 поступают единицы со всех групп блоков взвешивания кодов , проверяющих правильность данного разряда.Блок 3 взвешивания кодов может быть выполнен по-разному, например в его основе может лежать применение стандартных компараторов напряжения, к входам которых подсоединяются суммирующие цепи резистивных элементов.На фиг.2 изображен блок взвешивания кодов, вьь 1 олненный на основе двух ЭСЛ-элементов, В случае малого числа входов номиналы резисторов, подклю - ченных к входам 5 блоков взвешивания кодов, могут быть выбраны обратно пропорциональными весам соответствующих разрядов. На базы транзисторов 11 и 11 подаются сигналы проверочных разрядов, а на базы...

Номер патента: 1295446

Опубликовано: 07.03.1987

Авторы: Брагин, Тенк, Ткаченко

МПК: G11C 11/00

Метки: запоминающее, оперативное, полупроводниковое

...разряда, формируется на выходе элемента ИЛИ 23, на выходы которого подаются сигналы "Разрешение записи" с входа 8 и "Разрешение повторной записи" с выхода второго элемента 21 задержки через элемент И 22,В режиме считывания дешифратор 3, как и в режиме записи, возбуждает одну из адресных шин, отпирая адресные транзисторы в соответствующих ячейках 1 памяти и ячейке 2 памяти контрольного разряда. Считываемая из ячеек 1 памяти информация через соответствующие усилители 24 считывания поступает на входы элементов 15, на управляющие входы которых из ячейки 2 памяти контрольного разряда через усилитель 25 считывания контрольного разряда и формирователь 14 контрольного разряда поступает сигнал, который при наличии в слове дефектной ячейки...

Номер патента: 613651

Опубликовано: 15.03.1987

Авторы: Баксанский, Гусев, Кренгель, Курамшин, Михайлов, Сорокин, Ярмухаметов

МПК: G11C 11/00

Метки: запоминающее

...триггер 15.Входы дополнительных дешифраторов14 подключены к одним из выходов второго блока 10 памяти, а выходы -к входам блока 9 диагностики. Другиевыходы блока 10 соединены с первыми6136входами элементов И-НЕ 12 и 13, вторые входы которых подключены к выходу первого триггера 15, Выходы элементов И-НЕ 12 подсоединены к входампервого блока 2 управления, выходыэлементов И-НЕ 13 - к первым входамэлементов ИЛИ-НЕ 7, вторые входы которых связаны с выходом второго триггера 6, а выходы - с другими входамидешифраторов 3. Входы триггеров 15 1 Ои б подключены соответственно к выходам блока 9 диагностики и выходутретьего блока 4 управления.Устройство работает следующим образом, 15Выполнение операций процессоромпроизводится путем выборки...

Номер патента: 1298800

Опубликовано: 23.03.1987

Авторы: Бостанджян, Жигалов, Перельмутер

МПК: G11C 11/00

Метки: запоминающее

...информация с выходов 48 и 49 выходного регистра 40 поступает на выходы запоминаюцего устройства без коррекции, гго позволяет, в случае необходимости, сравнивать в процессоре, который использует предлагаемое запоминающее устройство, зписывасхую и транслируемую информацию, что дает возможгость проверять информационные цепи.Сигнал с отвода 111 элемента 107 задержки через выход 5 блокауправления поступает ца вход 75 формирователя 74 и далее ца вход 99 элемента 2 И 98, но ца выход этого элемента оц не проходит, так как на входе 100 элемента 2 И 98 присутствует заирецающий уровень, поступивший туда с второго выхода 69 регистра 66 команд через вход 76 формирователя 74. В режиме -(тонне на входы 2 - 24 регистра 20 адреса поступает код адреса,...

Номер патента: 1305772

Опубликовано: 23.04.1987

Автор: Протасеня

МПК: G11C 11/00

Метки: запоминающее

...первого импульса с выхода формирователя 15 проходящему через одноименный элемент 32 задержки, в счетчике 17, прибавляется единица к содержащемуся в нем числу, и полученный, таким образом, новый код адреса ячейки памяти блока 11 поступает на его второй адресный вход и на первый информационный вход формирователя 16 который сравнивает код с выхода счетчика 17, с кодом на выходе счетчика 18. При совпадении этих кодов на выходе формирователя 16 появляется сигнал, который сбрасывает в нуль триггер 14, (через элемент ИЛИ 26) и счетчик 17, (через элемент ИЛИ 27, ), а в блоке 10, - сбрасывает в нуль триггер 41, При этом прекращается работа формирователя 15(который формирует только один импульс), а на выходе 8 выставляется разрешающий сигнал...

Номер патента: 1310896

Опубликовано: 15.05.1987

Авторы: Ботвиник, Черняк

МПК: G11C 11/00, G11C 7/00, G11C 8/14 ...

Метки: запоминающее

...выражениемЧБт 16 Чл - Ч 18где Ч 1 г - напряжение первого опорного ис. точника 18. При выполнении условия: Чвт,)Чвхг, дополнительный ток разряда емкостей разрядных шин вновь выбранного столбца ЭП 20 прекратится, а ток, задаваемый источником 4 тока протекает по цепи: шина питания, коллектор - эмиттер транзистора 16, источник 4 тока, общая шина.Для исключения влияния паразитной емкости первой шины опорного напряжения на время существования дополнительного тока разряда емкостей разрядных шин вновь выбираемого столбца ЭП 20. в формирователь опорных напряжений введен дополнительный транзистор 17 с напряжением на базе, определяемым вторым источником 19 опорного напряжения. Это обеспечивает практически постоянное напряжение на первой шине...

Номер патента: 1310897

Опубликовано: 15.05.1987

Авторы: Денисенко, Засыпкин, Самофалов, Трунов

МПК: G11C 11/00

Метки: запоминающее, сверхоперативное

...З, так как выход триггера 31 постоянно находится в низком логическом уровне и разрешает прохождение импульса с выхода элемента 30 задержки через элемент ИЛИ 21 на входы записи накопителей 3.На этом цикл записи заканчивается.Режим чтения.В этом режиме в ОЗУ 34 и на вход 4 СОЗУ 33 поступает гп-разрядный адрес чтения из процессора 35. Затем подаетсяФормула изобретения отрицательный импульс чтения из процессора 35, по которому ОЗУ 34 начинает цикл чтения, Одновременно этот импульс поступает на вход триггера 32, устанавливает на его прямом выходе логическую 1, которая, поступая на управляющий вход коммутатора 11, подключает вход 7 устройства к информационным входам накопителей 3. Этот же импульс, поступая через элемент И 29 и элемент 30...

Номер патента: 1310898

Опубликовано: 15.05.1987

Авторы: Курылив, Николайчук

МПК: G11C 11/00

Метки: запоминающее

...полная кольцевая последовательность рекуррентного кода, фаза которого соответствует числу импульсов, накопленных в регистре 9. При этом сигнал начала работы счетчика 6 будет сформирован на выходе селектора 4, который срабатывает при прохождении через него конца рекуррентной последовательности, например кода с максимальным числом нулей 1000. Выходной сигнал селектора 4 перебрасывает триггер 5 в единичное состояние, который своим инверсным выходом снимает запрет10898 5 10 15 20 Формула изобретения 25 30 35 40 45 50 55 2с входа сброса счетчика 6, разрешая его работу.Таким образом, в конце цикла считывания информации в соответствующем регистре 9 устанавливается исходный код накопленной информации, а в счетчике 6 - дешифрованный код...

Номер патента: 1310899

Опубликовано: 15.05.1987

Авторы: Бруфман, Галкин, Попов, Хватов

МПК: G11C 11/00

Метки: запоминающее, нескольких, одновременным, слов, считыванием

...формирователь 5 импульсов при наличии разрешающего сигнала на выходе 26 блока 2 сравнения формирует тактовый импульс записи на выходе 27, по переднему фронту которого адресный блок 9 записи формирует на одном из своих выходов (32 и 33) в зависимости от кода адреса записи на входах 19 и 20 устройства тактовый импульс записи, по переднему фронту которого через соответ ствуюшие элементы И 15 в соответствуюшуюячейку 13 памяти переписывается информация с выходов 34 - 36 регистра 17 направлений записи. Таким образом, запись ин 13089920 25 30 35 Формула изобретения 40 45 50 55 формации в ячейку 13 памяти происходит через время Т, после смены кода адреса записи на входах 19 и 20 устройства. Время Т, равняется сумме задержек прохождения...

Номер патента: 1317479

Опубликовано: 15.06.1987

Авторы: Белков, Братальский, Крупский, Свирский

МПК: G11C 11/00

Метки: запоминающее

...производятся одновременно и без конфликтов. Тем самым существенно увеличивается производительность памятии.Прсс,цс,р, Густь по адресу чтения 9 из накопителей 33, -- 33 прочитаны дескрипторы Д Д 2= О, Эти дескрипторы указывают (табл. ), что блок памяти З в данном такте должен выполнить запись по первому адресу записи 6, блок 3 производит запись по второму адресу записи 7; блок З производит чтение по адресу чтения 9; блок 3 производит запись по третьему адресу записи 8. Далее дескрипторы Д 1, Д 2, поступают через коммутатор 34 и регистр 35 в блок 36, который формирует сигналы управления чтением и записью, в соответствии стабл. 2 (фиг. 4):сигнал 22 .= 1 сигнал 24 = 0сигнал 23 = 1 сигнал 25 = 0сигнал 26 = 0 сигнал 29 = 1сигнал 27 =сигнал...

Номер патента: 1327182

Опубликовано: 30.07.1987

Авторы: Николаев, Раев, Храпко, Шакин, Шпаков

МПК: G11C 11/00

Метки: выборкой, запоминающее, информации, нескольких, одновременной, ячеек

...работает следующим образом,Генератор 3 вырабатывает последовательность тактовых импульсов Г(Фиг.2), поступающих на счетный входсчетчика 4, Информационные сигналыСТ 1 и СТ 2 с выхода счетчика 4 поступают на дешифратор 5 и управляющиевходы мультиплексоров 7 и 8. Дешифратор 5 Формирует четыре последовательности тактовых сигналов ТОТЗ,сдвинутые один относительно другогона один период импульсов Г, СигналыТОТЗ поступают на четыре тактовыхвхода Формирователей 6.Каждый формирователь 6 (Фиг.З)осуществляет привязку переднего изаднего Фронтов разрешающего сигналак передним Фронтам тактовых импульсов с помощью инвертора 13 и трехтриггеров: фиксирующего 14, Формирующего 15 и буферного 16 (Фиг.4).Сигналы СТ 1 и СТ 2, управляющие работой...

Номер патента: 1336102

Опубликовано: 07.09.1987

Авторы: Ковалев, Лапаухов, Попкова, Сурженко, Чернов

МПК: G11C 11/00

Метки: запоминающее

...эле 40 мент И - ИЛИ 31 таким образом, что на еговыходе сигнал считывания появится задержанным на один цикл обращения к накопителю 4.Кроме того, сигналы с выходов эле 45мента ИЛИ 30 поступают на элементИЛИ - НЕ 23, выход которого являетсявыходом 24 готовности запоминающего устройства. При обнаружении конфликта на выходе 24 готовности устанавливается низкийуровень, который запрещает обращение от50 абонентов-источников на один цикл обращения к накопителю 4,Таким образом, в конфликтной ситуацииобращение на запись в накопителе 4 проходит без задержки, а обращение насчитывание и разрешение обращений от або 5 нентов-источников задерживается на одинцикл обращения к накопителю 4. Выходэлемента И в И 31 откроет соответствующий дешифратор...

Номер патента: 1339653

Опубликовано: 23.09.1987

Авторы: Кокорев, Поляков, Труль, Халтурин, Чарушин

МПК: G11C 11/00

Метки: запоминающее

...может работать и в режиме обычного запоминающего устройства (ЗУ), Дпя этого коммутатор 2переключается в режим передачи напервый вход блока 3 информации с выхода счетчика 1. При этом устройствопредставляет собой два отдельных ЗУ,информация из которых считываетсяв регистры 8 и 4 соответственно,1(роме того, устройство может ра 40 ботать и в режиме ЗУ с таблицей косвенной ацресации на выходе. При этомблок 7 представляет собой основнуюпамять дпя хранения информации, которая при считывании через регистр45 8 и коммутатор 2 поступает на входблока 3, являющегося вспомогательной памятью, выполняющей функции хранения таблицы косвенной адресации,и адресом, по которому из блока 3 в5 О регистр 4 считывается результат,Таким образом,.устройство...

Номер патента: 1347097

Опубликовано: 23.10.1987

Автор: Ваврук

МПК: G11C 11/00

Метки: запоминающее, коррекцией, программы

...генератор 8 импульсов. На выходе последнего тактовые импульсы формируются только при наличии единичного уровня на его входе. Сигналы с выхода генератора 8 поступают на вход суммирования счетчика 9, который предварительно установлен согласно данным на входе 15 (вход предварительной установки счетчика 9 на фиг.1 не показан). Выход переполнения устанавливает в нулевое состояниетриггер 7, запрещающий формирование импульсов генератора 8, и в единичное состояние триггер 10,Одновременно выход переполнения служит вторым управляющим выходом устройства.В блоке 5 полупостоянной памяти имеется дополнительный информационный разряд (второй выход блока 5), указывающий на наличие коррекции по каждому адресу. Если информация откорректирована,...

Номер патента: 1358087

Опубликовано: 07.12.1987

Авторы: Гюнтер, Лотар, Петер, Райнер, Хайнц

МПК: G11C 11/00, H03K 19/00

Метки: автоматным, блок, графом, памяти, полным, состояниями, стандартизируемый

...до проблемы разработки комбинаторных схем. Используемый принцип блокировки позволяет одновременно выполнять несколько условий передачи, что существенно упрощает решение задачи проектирования.Изменение нулевой занятости вхо-. дов блока памяти в такую занятость, при котором по крайней мере один55 вход загружен единицЕй ненулеваязанятость вызывает запись в память актуальной занятости и сброс занятости, записанной перед этим в память,а также нулевую занятость выходов блока памяти. Изменение ненулевой занятости входов в нулевую приводит к выводу на выходы записанной в памяти занятости, Благодаря обратной связи выходов блока памяти с входами через элементы И нулевая занятость выходов памяти, обусловленная ненулевой занятостью входов памяти,...

Номер патента: 1361569

Опубликовано: 23.12.1987

Авторы: Белков, Братальский, Смирнов

МПК: G06F 13/14, G11C 11/00

Метки: запоминающее

...примере адреса СОЗУ короче на 5 разрядов (АБ 6-14, АМ 6-14). Старщий (первый) разряд первого адреса чтения (1 АВ 1), определяет блок памяти, к которому производится обращениеО - чтение иэ блоков 55;1 - чтение из блоков 5 ,5 Шифраторы 3 и 3 формируют уп равляющие сигналы на выходах 24-27, 30-33, определяющие режим обращения к памяти, Коды старщих разрядов адреса определяют режим обращения 0000 - отсутствие обращения;1000 - обращение к СОЗУ;0000 - обращение к ОЗУ,первый блок памяти;1000 - обращение к ОЗУ,второй блок памяти,АВ 2-5= АМ 2-5= В начале такта на входы устройства подаются адреса обращения 1 АВ, 2 АВ, АИ, которые могут относиться как к ОЗУ, так и к СОЗУ, и сигналы - на выходы 7-15. Коммутаторы 1, и 1 При обращении к памяти ОЗУ...

Номер патента: 1361623

Опубликовано: 23.12.1987

Авторы: Каустов, Погорелов, Торошенко

МПК: G11C 11/00

Метки: запоминающее

...для25записи в них информации. Обращатьсяк регистрам 5 можно или как к внешним устройствам, или как к ячейкампамяти. В последнем случае каждомурегистру присваивается определенныйадрес иэ адресного пространства процессора. В этом случае ячейки в блоках 2 памяти, имеющие такие же адреса, как и регистры 5 не используются,З 5 Для записи информации в какой-ли-,бо регистр 5 процессор выставляетна шину адреса код адреса требуемогорегистра, на шину 7 данных - унитарный код нужного блока 2 памяти в 40 соответствующей зоне (код содержиттолько одну единицу в одном из разрядов, а все остальные разряды -нули), на вход 6 записи-считыванияподает сигнал записи. При этом на 45 одном из выходов дешифратора 4 фор61623 5 10 Тираж 588 Подписное ВНИИПИ...

Номер патента: 1361624

Опубликовано: 23.12.1987

Авторы: Горшков, Яковлев

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...с выхода элемента ИЛИ 58 по цепи И 48, так как этот элемент открыт кодом "1", с элемента НЕ 76,поскольку у него на входе код "0" с элемента И 36, триггер 20 устанавливается в "1", а триггер 21 - в "0". На выходе сумматора 22 код "1", который разрешает прохождение сигнала через элемент И 46 с выхода элемента И 48 Сигнал с выхода элемента И 46 через элемент ИЛИ 57 поступает на вход триггера 42, который разрешает запись в накопители 5 и 6 обратных кодов с регистров 7 и 8 числа, затем содержимое регистра 7 (прямой код) пере- записывается в регистр 13, а регистра 8 - в регистр 14,. По истечении времени, определяемого элементом 65 задержки (необходимого для записи в накопители 5 и 6), производится считывание из накопителей 5 и 6 на...

Номер патента: 1363303

Опубликовано: 30.12.1987

Авторы: Горбенко, Терновой

МПК: G11C 11/00

Метки: запоминающее, исправлением, ошибок

...блокапамяти заполнены и для дальнейшей 10записи необходимо увеличить его емкость.Сигнал с выхода 32 через соответствующий элемент И 12, открытый сигналом с выхода дешифратора 10, обеспе чивает прибавление единицы в соответствующий счетчик 23 и, тем сажм,формирует адрес очередной ячейки дляданного блока памяти.На этом цикл записи слова заканчивается и выполняется запись очередного слова, Если запись производится в этот же.блок памяти, то словозаносится в следующую по номеру ячейку, Если же производится запись в 25другой блок памяти, то она начинается с нулевойячейки. Под воздействиемсигналов сдвига единица по кольцуциркулирует в регистре 36 сдвига,обеспечивая формирование необходимых ЗОуправляющих сигналов. Окончание процесса записи...

Номер патента: 1365127

Опубликовано: 07.01.1988

Автор: Лукашенко

МПК: G11C 11/00

Метки: запоминающее

...закрываются транзистор ключа 7 и со К КК = - , ---- сопротивление этой2 КЗГ,цепи в предложенномустройстве;К - сопротивление открытоготранзистора ключа 7 разряда. 45 50 Формула изобретения Запоминающее устройство, содержащее входные усилители, информационные входы которых являются адресными входами устройства, дешифратор, информационные входы которых соединены с выходами входных усилителей, регистр хранения, информационные входы ответствующий ключ 6. При этом потенциал выхода преобразователя 1 О равеннулю и н одной из ячеек 4 памяти сохраняется заряд. С приходом нечетноготактового импульса высокого уровня спреобразователя 11 и благодаря ис"пользованию МДП-нарактора в ячейке 4памяти формируется накопление заряда:быстро открывается...

Номер патента: 1377911

Опубликовано: 28.02.1988

Авторы: Седова, Твердов, Юхневич

МПК: G11C 11/00

Метки: аппарата, запоминающее, телеграфного

...блокирующие сигналы, запрещающие запись информа ции в блок 2 и вывод информации из устройства. Сигналом с четвертого выхода блок 16 устанавливает счетчики 6 и 12 в нулевое состояние. Одновременно с этим сигнал с первого выхода 30 блока 16 устанавливает триггер 35 в состояние, при котором сигнал с его инверсного выхода блокирует прохождение через элемент И 10 импульсов с входа 8 на вход счетчика 12. Последний остается в нулевом состоянии до снятия блокировки с элемента И 10. Нри этом сигнал с прямого выхода триггера 35 разрешает прохождение импульсов с входа 8 через элемент 40 И 29. В результате с каждым тактом сигналов на входе 8 синхронно с пере.ключением счетчика 6 информация из блока 2 считывается в регистр 3, начиная с первого...

Номер патента: 1383441

Опубликовано: 23.03.1988

Авторы: Кузнецов, Онышко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...М блоковпамяти, младшие т-К разрядов которого поступают на адресные входы Л блоков памяти.На одном из выходов дешифратора 2 вырабатывается сигнал разрешения выборки, блока памяти, который поступает на входысоответствующих элементов И 10 и 11 иразрешает прохождение сигналов Запись(ЗП) и Чтение (ЧТ) на соответствующий блок памяти,При выполнении процедуры записи навходе 9 сигнал отсутствует, на входы 6 подаются записываемые данные, которые записываются в блок памяти, номер которогоопределяет дешифратор 2. При выполнении 30процедуры чтения на входе 9 сигнал такжеотсутствует. Блок памяти, номер которогоопределяет дешифратор 2, выставляет на вы ходах 7 считываемые данные.Выход 8 идентификации отмечает периодзанятости соответствующего блока...

Номер патента: 1387033

Опубликовано: 07.04.1988

Автор: Романов

МПК: G09C 1/00, G11C 11/00

Метки: блока, выборки, информации, памяти

...фиксированной ячейки блока 1, где записан базовый адрес массива данных вызываемой справки. Этот адрес с выхода бло 35 ка 1 парафазным кодом заносится в регистр 8 по синхросигналу с выхода элемента 11 задержки (фиг. 4, сиг.- . нал 66), который, пройдя элемент ИЛИ 10, поступает на вход элемен- . 40 та 12 задержки, где задерживается на время установки кода в регистре 8.С выхода регистра 8 и счетчика 4, в котором в данный момент времени 45 одни нули, их содержимое поступает на входы сумматора 9, где по синхросигналу с выхода элемента 12 задержки (фиг. 4, сигнал 67) формируется адрес, поступающий на адресный вход блока 2, на вход чтения которого поступает сигнал с выхода элемента 13 задержки, задерживающий синхроимпульс на время переходных...

Номер патента: 1388945

Опубликовано: 15.04.1988

Авторы: Боженко, Кондратов, Мешков

МПК: G11C 11/00

Метки: динамической, информации, памяти, регенерацией

...обращения в разряде, соответствующем этому АКЕсли внешнее обращение ведется по всем строчным адресам АК 1 - 7, все разряды ре13889454ращения по АК. в блоке 2 памяти и поАК. в регистре 7 оказываются сброшенными. 10 15 Формула изобретения 3гистра 7 устанавливаются в 1 и все байты блока 3 памяти оказываются обнуленными В этом случае при переводе устройства в режим регенерации второй приоритетный шифратор 8 выдает сигнал запроса (фиг. Зу), по которому регистр 7 сбрасывается, и устройство вновь становится готовым к работе в режиме внешнего обмена.В режиме регенерации адресный мультиплексор подключает к выходам 12 устройства выходы второго приоритетного шифратора 8, к выходам 13 - выходы первого шифратора 5. АК- определяются по отсутствию...

Номер патента: 1410098

Опубликовано: 15.07.1988

Авторы: Гайворонский, Кельнер, Смовженко, Юрасов

МПК: G11C 11/00

Метки: памятью, полупроводниковой

...чего в формирователь 3 по сигналам Запись , поступающим на вход разрешения в соответствии с поступающими на группу адресных входов адре сами, выбирающими группы триггеров 21 - 24, записывается через группу информационных входов управляющая информация, определяющая соответственно рабочую частоту ПП, тип ПП, максимальный адрес регенерации и частоту регенерации. Сигнал "Разрешение чтения", поступающий на первый вход шифратора 12, выбирает в ПЗУ 13 область памяти, соответствующую режиму 20 "Чтение" того типа ПП, который выбран формирователем 3, и с выхода ПЗУ 13 в регистр 14 первое управляющее слово записывается по тактовому сигналу, поступающему на первый вход регистра 25 14 от элемента ИЛИ 8. Управляющее слово содержит сигналы управления...

Номер патента: 1413674

Опубликовано: 30.07.1988

Авторы: Буч, Калинин, Попечителев, Стерлин

МПК: G11C 11/00

Метки: запоминающее

...элемент И 19 во время текущего кадразаписи проходит на один из входов элементов ИСКЛЮЧАКЮЮЕ ИЛИ 21, - 21, Поскольку на выходе генератора 17 (при отсутствии запускающего сигнала на управляющем входе 26) в это время будет уровень Ф, то дешифратор 20 закрыт и на всех его выходах устанавливается уровень 1. Так как сигналы на обоих входах всех элементов 21, - 21 совпадают, то на их выходах формируется сигнал записи, действующий в продолжение всего строб- сигнала формирователя 15.Сохраняется установленный принцип работы ЗУ " непрерывное цикличное обращение к элементам памяти, при котором включение и выключение сигнала записи синхронизировано с циклами обращения.Чтобы согласовать во времени сигнап записи и установку входной видеоинформации на...

Номер патента: 1418811

Опубликовано: 23.08.1988

Авторы: Банников, Миськов, Пастух

МПК: G11C 11/00

Метки: запоминающее, многоканальное

...8) на информационные входы накопителей 1 и 2 обрабатываемое 1-разрядное слово, а на управляющие входы накопителей 1 и 2 через элемент ИЛИ 1 - сигнал "Запись . В зависимости от значения нулевого разряда адреса слово записывается в первый 1 цли второй 2 накопитель. При наличии сигнала Считывание" на входе 26 на управляющих входах накопителей 1 и 2 сохраняется сигнал "Считывание", а сигналом с выхода блока 15 разрешается запись обрабатываемого слова с информационного выхода накопителя 1, если он выбран, или с информационного выхода накопителя 2 через блок 20(который может быть реализован, например на микросхемах К 155 ЛП 1 О), если выбран второй накопитель 2, в регистр 3 числа,Рассмотрим работу 21-разрядного канала 27.На адресный вход 30...

Номер патента: 1418812

Опубликовано: 23.08.1988

Авторы: Боженко, Кондратов

МПК: G11C 11/00

Метки: блок, буферной, памяти, терминального, устройства

...счетчика3 и управления коммутатором 8.Счетчик 3 модифицируется по перед.нему фронту сигнала с четвертого выхода блока 9 (Фиг.2,е). По состоянию"0" сигнала на пятом выходе блока 9(фиг. 2,ж) коммутатор 8 подключает кадресным входам блоков 5 семь младших разрядов счетчика 3 (сигналыАВ -ЛВ ) и сигнал состояния тригге 1ра 10 - АВ (Фиг. 2,з). По отрицательному фронту сигнала ВАБ с первого входа блока 9 (Фиг. 2,в) .сигналАВ заносится в адресные регистрыблоков 5, По состоянию "1" сигналауправления коммутатором 8 (фиг.2,ж)к адресным входам блоков 5 подключаются старшие разряды счетчика 3сигналы АС,-АС(фиг. 2,з)По отрица гельному фронту сигнала САБ с второго входа блока 9 (фиг.2,г) сигналАС заносится в адресные регистры блоков 5,...

Номер патента: 1424054

Опубликовано: 15.09.1988

Авторы: Абрамов, Иванов, Кондалев, Степанов

МПК: G11C 11/00

Метки: запоминающее

...2.Формирование действительного адреса осуществляется следующим образом.В соответствии с кодом количествамассивов, кодом номеров активных массивов и текущим состоянием счетчика8 из блока 7 выбирается базовыйадрес одного из заданных активныхмассивов (при нулевом начальном состоянии счетчика 8 вырабатывается адрес массива с наименьшим номером),который определяет массив, к которомубудет проводиться обращение. Базовыйадрес приформировывается к относительному адресу, поступающему повходам 14 посредством соответствуюшихим элементов ИЛИ 12. В результатена входы блока 3 выдается действи"тельный адрес, состоящий из п - шразрядов относительного адреса навходах 14 и ш разрядов базового адреса на входах 17.Если выполняется операция ввода,то на входы...

Номер патента: 1430988

Опубликовано: 15.10.1988

Автор: Эйнгорин

МПК: G11C 11/00

Метки: выборки, многомерное

...определенного селектируемого элемента 2 на все адресные шины 3, соединенные с ним, подаются сигналы с уровнем логической единицы. Как правило, в качестве селектируемых элементов 2 используются элементы, которые переходят в активизированное состояние (срабатывают) в том случае, когда более чем на половину их входов поданы сигналы с уровнем логической единицы, Таким образом, выбранный селектируемый элемент 2 срабатывает, При этом максимальное количество активизированных входов (т. е. входов, на которые поданы сигналы с уровнем логической единицы) у остальных (невыбранных) элементов селектируемых 2 той же матрицы 1, к которой принадлежит выбранный элемент, составляет тк(т. е. максимальное количество шин в подгруппе одной из К групп...