G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 1088067

Опубликовано: 23.04.1984

Автор: Голоборщенко

МПК: G11C 11/00

Метки: варианты, его, запоминающее, многоканальное, оперативное

...введены переключатели, а в первый входной канал - три группы элементов И, причем выходы первого и второго регистров адреса подклюцены к первым входам элементов И пер-З 0 вой и второй групп, выходы которых соединены со входамн первого .и второ" го дешифратора адреса, выходы распределителя сигналов являются четвертым выходом данного канала и подключены к первым входам элементов И третьей группы, выходы которых являются третьим выходом первого .входного канала и подключены ко второму входу первого выходного канала вто 40 рые входы элементов И подключены к третьему входу первого входного ка нала, третьи входы и четвертые выходы входных каналов подключены к одним из выводов переключателей, одноименные контакты переключателей сое 45...

Номер патента: 1088068

Опубликовано: 23.04.1984

Авторы: Верба, Мартынюк, Самофалов

МПК: G11C 11/00

Метки: запоминающее, информации, перезаписью, полупостоянное, электрической

...считывания и объединенные третьи вхо"О ды разрядных ключей записи, введены дополнительныеформирователи напряжения записи и элемент задержки, вход которого подключен к одному иэ управляющих входов устройства, а выход соединен со входами дополнительных 4 юрмирователей напряжения записи, выходы которых подключены соответственно к первым входам разрядных ключей записи и одним из выво- дов элементов развязки.Каждый дополнительный формирова-. тель напряжения записи содержит управляющий и коммутирующий транзисторы, резисторы с первого по третий и диод, анод которого подключен к эмиттеру коммутирующего транзистора, а катод является выходом 4 юрмирователя, входом которого является один из выводов первого резистора вто 30 рой вывод которого...

Номер патента: 1095233

Опубликовано: 30.05.1984

Авторы: Кузнецов, Хлюнев

МПК: G11C 11/00

Метки: запоминающее, оперативное

...регистра числа, а входы подключены к выходам младших разрядов первого регистра адреса и другим управляюшим входам коммутатора.Блок управления содержит накопитель микрокоманд, блок анализа режимов, формирователь сигнала блокировки, . триггер, элемент ИЛИ-.НЕ, группу элементов И, элемент задержки и дешифратор микрокоманд, выходы с первого по восьмой которого являются выходами блока, а входы соединены с одними из выходов накопителя микрокоманд, другие выходы которого подключены к одним из входов блока анализа режимов, причем единичный вход триггера соединен с выходом формирователя сигнала блокировки, вход которого подключен к шестому выходу дешифратора микрокоманд, выходы которого, кроме шестого, соединены соответственно с первыми...

Номер патента: 1098034

Опубликовано: 15.06.1984

Авторы: Пышкин, Щудлов

МПК: G11C 11/00

Метки: выборки, запоминания, информации, многоканальное

...входы которых подключены к выходам соответствующих генераторов стробирующих импульсов, а выходы - к входам ячеек памяти, введены генератор управляющих импульсов и дифферен-, цирующие элементы по числу каналов устройства, причем выходы дифференцирующих элементов подключены к входам соответствующих генераторов стробирующих импульсов, вход дифференцирующего элемента первого канала соединен с выходом генератора управляющих импульсов, а вход каждого последующего дифференцирующего элемента подключен к выходу генератора стробирующих импульсов предыдущего канала.На чертеже приведена структурная схема многоканального устройства для выборки и запоминания информации, включенная как составная часть в схему анализатора импульсных...

Номер патента: 1101890

Опубликовано: 07.07.1984

Авторы: Игнатьев, Калмыкова, Кочкин, Криворуцкий, Левшин, Тюрин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...13 с Входом Ее.шифратора 2 адреса, а вход с перым пыходо (рормирователя 6 огнрного 33 епр 53 жс 31 Ря, вход ко- тОРОГО поди,юГе) к цис 7 3 Нт 231 ПЯ фГ)Р)11)- рователей 8 разрядных токов, регулятор 8 нзпря)кс 3 Ия порога сряба Гывяция, первый УПРЯВ;15 ЮГЕПЙ ВХОД КОТОП 03 О СОЕ:ЕИН(.Н С 331 И- ной / пит 213 ия, Второй мг 3) яв,35310 Пий Вход с ВтОРым Входо) фОРмиРОет(.,1 Я 6 ОПОРного цапряжсния, я его вьход - с д 3 мг 33 мР (пор 010 выхГР) е)хода)и )3 сиг 3:т(.;сй 4 счиывания.Регулятор 8 содержи", (фиг. 2) транзистор 9. эмитср оторого сосд 3.псц с (дним из выводов резсторя 1, 513 го вывод ко- ОРОГО ЯБЛ 51 СТСЯ Ц)РБЫМ УПРЕВЛ 51 ОЕЦ 1 Х ВХ(0- дом регулятора (, база трзцзисгоря 9 сос дицсна с одним из выводов тсрморегл 3(рующего...

Номер патента: 1101891

Опубликовано: 07.07.1984

Авторы: Попков, Ходинский

МПК: G11C 11/00

Метки: запоминающее

...сигналов временных меток и второй выход формирователя синхросигналов являются соответственно выходом временных меток и выходом синхросигналов устройства, введены второй накопитель, блок сравнения и второй коммутатор, первый вход которого соединен с выходом аналого-цифрового преобразователя и входом второго накопителя, вход синхронизации которого под. ключен к первому выходу формирователя синхросигналов, а выход - к второму входу второго коммутатора, управляющий вход которого соединен с выходом блока контроля записи и вторым входом счетчика адресов, а выход - с информационным входом первого накопителя, входы блока сравнения подключены соответственно к выходу счетчика адресов и к выходу счетчика временных сигналов, а выход соединен...

Номер патента: 1104582

Опубликовано: 23.07.1984

Авторы: Кузнецов, Хлюнев

МПК: G11C 11/00

Метки: запоминающее

...к входам записи накопителя, блок управления, входы которого соединены с выходами второго регистра адреса, а выходы - с управляющими входами коммутатора, выходы кото 25 30 35 40 45 50 55 рого являются выходами устройства, введены дешифратор номера корректируемого слова, триггер записи единиц, триггер записи нулей, триггер режима коррекции и триггеры номера корректируемого слова, выходы которых подключены к информационным входам дешифратора номера корректируемого слова, управляющий вход которого соединен с выходом триггера режима коррекции, причем выходы триггера записи единиц, триггера записи нулей и дешифратора номера корректируемого слова подключены соответственно к управляющим входам регистра регенерации, входы коррекции...

Номер патента: 1108505

Опубликовано: 15.08.1984

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее, полупостоянное

...входу регистра числа, дополнительные усилители считывания, входы которыХ соединены с выходами дополнительных накопителей, причем другой выхол регистра числа и другие входы Формирователей разрядных токов, входы Формирователей адресных токов, вторые входы регистра числа и основных усилителей считывания являются соответственно одним из выходов и одними из входов устройства, введены формирователи сигналов, элементы ИЛИ, триггер, элемент И, элемент НЕ и два ограничителя уровня сигналов, вход одного из которых подключен к выходу первого дополнительного усилителя считывания, а выход - к входу первого формирователя сигналов, выход которого соединен с одним из входов первого элемента ИЛИ, другой вход которого соединен с выходом второго...

Номер патента: 1109799

Опубликовано: 23.08.1984

Авторы: Сабуров, Сабурова, Селиванов

МПК: G11C 11/00

Метки: запоминающее

...к информационным входам со- второй счетчик, допетчик ополннтельный деответствующего коммутатора, причем. шифратор. триг Р, РУто т игге ы нагрузочный и навыходы коммутаторов являются выхода- копительный элементы и регистр, вхоми устройства, и счетчик, вход кото- ды которого являются информационными рого подключен к синхронизирующим входами блока, а одни выходы - одни- входам преобразователей кода и явля- ми выходами блока, дру д35ется синхронизирующим входом устрой- которого являются другие выходы рества, а выходы счетчика подключены к гистра и выходы первого и второго управляющим входам преобразователей триггеров, первые входы которых подкода и коммутаторов 23. ключены к одним выходам дополнительнедостатком известного устройства...

Номер патента: 1112406

Опубликовано: 07.09.1984

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, многоканальное, оперативное

...на входах 15 в 5 к и 16; - 16 устройства.На входы 15 - 15 к и 16 - 16 к каналовподаются адреса слов, подлежащих произ.вольной или одновременной обработке (считыванию и(или записи) и максимальное число которых при одновременной обработке равно к-чнслу входных или выходных каналов устройства.При несовпадении кодов на выходах рас.10 пределителей 44 - 44 и, как следствие, принесовпадении кодов адресов, поступающих на входные каналы 6 - 6 к устройства (пер.вый случай), входные 6 - 6 и выходные 7 - 7 к каналы устройства полностью незавнсимы и позволяют обеспечить одновременно считывание и(или запись до к слов. Поскольку указанные коды не совйадают, то на инверсных выходах всех блоков 50 сравнения (фиг. 6) будут уровни логической едини цы,...

Номер патента: 1115105

Опубликовано: 23.09.1984

Авторы: Аксенов, Лазаревич

МПК: G11C 11/00

Метки: запоминающее

...адресов, а управляющий вход соединен 55 с входом генератора импульсов и управляющим входом счетчика адресов и является третьим управляющим вхоЛом устройства, пресными нходамн котОРОГО являются входы счетчика адресов.Кроме того, блок дешифрации н сдвига информации содержит элементы И с девятого по шестнадцатый, второй элемент НЕ и элементы ИЛИ с четвертого по восьмой, выходы которых являются выходами блока, а первые и вторые входы соединены соответственно с выходами элементов И с дезятого по шестнадцатый, причем вход второго элемента НЕ соединен с первыми входами девятого, двенадцатого, четырнадцатого и шестнадцатого элементов И и является управляющим входом блока, выход второго элемента НЕ подключен к первым вхбдам десятого,...

Номер патента: 1116458

Опубликовано: 30.09.1984

Авторы: Бурнин, Буч

МПК: G11C 11/00

Метки: запоминающее

...сдвиговых регистров каждой группы соединены с информационными входами коммутаторов одноименной группы, .выходы которых подключены к информационным входам накопителей одноименной группы, кроме первого, информационный вход которого соединен с выходом соответствующего коммутатора, второй вход первого триггера является вторым управляющим входом устройства.На фиг.представлена структурная схема предложенного устройства; на фиг. 2 и фиг. 3 - функциональные схемы наиболее предпочтительных вариантов реализации блока управления и коммутаторов соответственно; на фиг. 4 - временные диаграммы, поясняющие работу устройства.Устройство содержит (фиг. 1) генератор 1 тактовых импульсов, блок 2 управления, счетчик 3 адресов считывания, счетчик 4...

Номер патента: 1117708

Опубликовано: 07.10.1984

Авторы: Пышкин, Щудлов

МПК: G11C 11/00

Метки: выборки, запоминания, информации, многоканальное

...генераторов стробирующих импульсов. Выходы клапанов выборкиподключены соответственно к входам элементов запоминания а на входы генераторовстробирующих импульсов поступают импульсызапуска с выходов триггеров. Регистрирующаячасть устройства осуществляет дальнейшуюиндикацию исследуемого сигнала 11.Недостатком устройства является сравнительно узкий общий временной диапазон выборки,что обусловлено применением. в качествегустройства, задающего интервал между выборками, набора последовательно соединенныхтриггеров, имеющих фиксированное времявнутренней задержки,Наиболее близким к изобретению является30многоканальное устройства для выборки и запоминания информации; содержащее генераторуправляющих импульсов; дифференцирующиеэлементы,...

Номер патента: 1117709

Опубликовано: 07.10.1984

Авторы: Алексеев, Жучков, Косов, Кугутов, Росницкий, Степанян

МПК: G11C 11/00

Метки: запоминающее

...элемента задержки, вход которогоподключен к выходу третьего триггера, первый вход которого соединен с выходом второ.го элемента И, а второй входс выходомпервого элемента ИЛИ, первый вход которо.го соединен с первым управляющим входомустройства, а второй вход - с вторым выходом элемента задержки, третий. выход которого подключен к первым входам йементов И второй группы, а четвертый и пятыйвыходы - к входам формирователя управляющих сигналов, выход которого являетсяуправляющим выходом устройства и входомэлемента НЕ, выход которого соединен спервым входом второго элемента. И, второйвход которого является третьим управляющим входом устройства, причем входы дешифратора являются другими адресными входами устройства, а выходы соединены с...

Номер патента: 1124380

Опубликовано: 15.11.1984

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 11/00

Метки: запоминающее

...памяти, вхо 80 2ды второй группы входов коммутаторов первой группы соединены с соответствующими выходами рабочих блоков памяти, входы первой группы входов коммутаторов второй группы являютс, соответствующими адресными входами устройства, входы второй группы входовкоммутаторов второй группы соединеныс соответствующими адресными входами устройства, входы вспомогательногоблока памяти соединены с входамивторой группы входов коммутаторов второй группыНа чертеже представлена блок-схема предлагаемого устройства.Запоминающее устройство подключается к регистрам 1 и 2 адреса, которые имеют дополнительные разряды 3 и 4, выходы которых подключаются соответственно к,первому и второму входам схем 5 сравнения и являются соответственно первым и вторым...

Номер патента: 1130897

Опубликовано: 23.12.1984

Авторы: Горшков, Николаев, Попов

МПК: G11C 11/00

Метки: запоминающее, обнаружением, ошибок

...осуществляется по адресу, который формируется в счетчике 14, а затем вьдается в регистр 4, а обращение к ячейке дополнительного накопителя 20 - по адресу, который формируется в счетчике 23 и выдается на регистр 21.В режиме записи в счетчик 23 по входу 39 принимается адрес начала свободных ячеек накопителя 20, а на управляющий вход 36 подается нулевой сигнал.При записи каждого слова в накопитель 1 выполняются следующие операции; проверка работоспособности ячейки накопителя 1 и запись в нее информации, формирование результирующего бита четности адреса и записываемого слова и запись его в счетчик 13, коррекция кода величины массива информации, формирование очередного адреса записи и установка в ну-, левое состояние регистра 18.При...

Номер патента: 1140167

Опубликовано: 15.02.1985

Автор: Тур

МПК: G11C 11/00

Метки: варианты, запоминающее

...емкости устройства.Цель достигается тем, что в запо 15минающее устройство, содержащееблок памяти и выходной .регистр, информационные входы которого соединены с соответствующими выходами блокапамяти, выходы выходного регистра20являются информационными выходамиустройства, а управляющий вход выходного регистра является управляющим входом устройства, дополнительно введены генератор кода "1" итриггер, причем выход генераторакода "1" соединен с установочнымвходом триггера, управляющий входкоторого соединен с управляющим входом выходного регистра,Согласно второму варианту в запоминающее устройство, содержащееблок памяти и выходной регистр, информационные входы которого соединены с соответствующими выходами блока памяти, выходы выходного...

Номер патента: 1140168

Опубликовано: 15.02.1985

Автор: Останков

МПК: G11C 11/00

Метки: многоустойчивый, памяти, элемент

...элемента памяти эа счетвыполнения функций преобразования коОдов.Поставленная цель достигаетсятем, что в многоустойчивом элементепамяти, содержащем десять элементовИ-НЕ, причем выход 1-го элемента 45И-НЕ ( 1, 2, , 10) соединенс входами 6+4), (д+5) и (1.+6)-гоэлементов И-НЕ и является соответствующим выходом первой группы выходовмногоустойчивого элемента памяти, 5 Овыход -го элемента И-НЕ является(Зх)-м выходом второй группы выходов многоустойчивого элемента памяти.На чертеже схематически представлен многоустойчивый элемент памяти 55на десять состояний, позволяющий вкаждом состоянии формирователь два.различных кода состояния. 1682Многоустойчнвый элемент памяти содержит элементы ИНЕ 1-10, выходы 11-20 первой группы (коды с шагом Б=1 и...

Номер патента: 1142861

Опубликовано: 28.02.1985

Авторы: Барашенков, Павлова

МПК: G11C 11/00, G11C 17/00

Метки: запоминающее, полупроводниковое

...статического триггера, а затворы являются дополнительным входом устройства, входы каждого логического элемента соединены с выходами соответствующего усилителя записи, управляющий входс дополнительным входом устройства а выход - с входом соответствующего ключевого усилителя.При этом каждый логический элемент содержит нагрузочный транзистор Р-типа и три ключевых транзистора п-типа, причем сток нагрузочного транзистора р-типа соединен с шиной питающего напряжения, исток является выходом логического элемента и соединен со стоками первого и второго ключевых транзисторов о -типа, истоки которых соединены со стоком третьего ключевого транзистора и-ти- па, исток которого и затвор нагрузочного транзистора р-типа соединены с шиной нулевого...

Номер патента: 1166177

Опубликовано: 07.07.1985

Авторы: Кравцов, Милославский

МПК: G11C 11/00

Метки: динамическое, запоминающее

...поступает на адресные входы устройства.Период времени регенерации информации в накопителе 16 (режим РЕГЕНЕРА 45 50 55 В режиме ОБРАЩЕНИЕ сигнал записиили чтения поступает на вход записи-чтенияустройства, сигнал запроса на обращение -на вход запроса на обращение устройства,а адрес - на первую и вторую младшие,среднюю и старшую группы адресных входов устройства. При этом во время записина группу информационных входов устройства поступает информация для записи внакопителе 16, а во время считывания наинформационные входы устройства поступает информация из накопителя 16,Работа устройства в режимах ОБРАЩЕНИЕ и РЕГЕНЕРАЦИЯ синхронизируетсяс помощью синхроимпульсов, поступающихна соответствующий вход устройства. Всеуправляющие сигналы поступают...

Номер патента: 1167655

Опубликовано: 15.07.1985

Авторы: Георгиев, Крупский, Левин

МПК: G11C 11/00

Метки: выборкой, доступом, запоминающее, массива, одновременной, переменного, произвольным, слов

...входом устройства, входы первого формирователя сигналов обращения подключены к выходам дешифраторов и третьего блока сравнения, третий, четвертый и пятый входы второго формирователя сигналов обращения соединены соответственно с выходами первого, второго и третьего блоков сравнения.На чертеже изображена функциональная схема запоминаюшего устройства с произвольным доступом и одновременной выборкой переменного массива слов.Устройство содержит блоки 1 памяти (на чертеже показан один блок памяти), каждый из которых содержит накопители 2, имеющие адресные входы 3 и входы 4 разрешения обращения. Блок 1 памяти имеет первый 5 и второй 6 адресные входы, являюшиеся адресными входами устройства. Каждый блок 1 памяти содержит коммутаторы 7 с...

Номер патента: 1169019

Опубликовано: 23.07.1985

Авторы: Бурик, Кис, Псарев, Тищенко

МПК: G11C 11/00

Метки: блоков, источнику, памяти, питания, подключения

...функциональная схем а устройства для переключения блоков памяти.Схема содержит основные 1 и дополнительные 2 блоки памяти, управляющий вход 3 устройства, шину 4 питания, дополнительный ключ 5, дешифратор 6, элементы И 7 первой группы, элементы И 8 вто-, г, цы 9 первой группы, триггеры 1 О второй группы, ключи 11 первой группы, ключи 12 второй группы, адресные входы 13 и входы 14 устройства.Устройство может работать в трех режимах: с основными блоками 1 памяти; с дополнительными блоками 2 памяти; с замещением отказавших основных 1 на дополнительные 2 блоки памяти (количество замегцецных разрядов 1 - и, где п - количество разрядов) .Прц подготовке к работе питание с шины 4 подастся ца ключи 5, 11 и 12. При наличии сигнала на входе 3...

Номер патента: 1173446

Опубликовано: 15.08.1985

Авторы: Берестов, Сажин, Субботин, Черников

МПК: G11C 11/00

Метки: запоминающее

...выставлен начальный адрес; кольцевой регистр 5 устанавливается в первое состояние, т.е. разрешающий уровень выставлен только на первом разрядном выходе, поэтому управляющие сигналы "Запись" 7 илиЧтение 8"1 ц 35 могут пройти через элементы И 3.1 и 41 только на входы первой секции 1.1 и первый счетчик 2.1 адреса,Запись входной информации осуществляется следующим образом.Первый сигнал "Запись" через элементы ИЛИ б и элементы И 3,1 и 4.1 преобразуется в сигналы "Запись" и "Выбор блока памяти", которые поступают на входы первой секции 1.1 и осуществляют запись информации, выставленной на информационных входах 9 устройства. Позаднему фронту сигнала Записьи происходит переключение счетчика 2.1 адреса в следующее состояние, что означает...

Номер патента: 1176383

Опубликовано: 30.08.1985

Автор: Жижин

МПК: G11C 11/00

Метки: запоминающее

...заносится код адреса, а всчетчик 4 - код длины входного информационного слова. Код длины вход- ЗОного информационного слова указывает количество слов накопителя необходимых для записи входного информационного слова. В данном случаемаксимальная длина входного информационного слова составляет четыреслова накопителя 1.тПусть длина входного информационного слова составляет четыре слованакопителя. Тогда в счетчик 4 предварительно заносится код 11, На выходе дешифратора 6 появляется.сигнал "1", стробирующий элементы И 14,С приходом сигнала разрешения запи- .си на вход 22 устройства часть входного информационного слова через элементы И 14 и элементы ИЛИ 15 поступает на информационные входы накопителя1. Запись информации производитсяпо...

Номер патента: 1176384

Опубликовано: 30.08.1985

Автор: Натанзон

МПК: G11C 11/00

Метки: запоминающее

...время набора,в счетчиковых структурах с памятью.Цель изобретения - упрощениеустройства.На чертеже представлена структурная схема запоминающего устройства. ОУстройство содержит первый счетчик 1, выходы которого соединеныс частью разрядов адресного входаодноразрядного блока 2 памяти АоА 1 начиная с младшего, второй .15счетчик 3, выходы которых соединеныс остальными разрядами адресноговхода блока 2 А К+- А П,Устройство работает следующимобразом. 20В режиме счета импульсов счетчик 1 изменяет свое состояние отгО до текущего, задавая адресаячеек блока 2, в которые записывают-ся сигналы "1" в соответствии со 25значением сигнала на информационномвходе записи блока 2, равным потенциалу "1" на входе разрешения счетасчетчика 1, По...

Номер патента: 1182577

Опубликовано: 30.09.1985

Авторы: Кадочников, Королев, Попов

МПК: G11C 11/00

Метки: запоминающее

...нулевое состояние, распределитель9 устанавливается в первое положение, а распределитель (условно непоказан) блока 2 - н И-ое положение,ячейки блоков 15 обнулены,Устройство приводится и действиеподачей на вход 24 импульсных сигналов. При поступлении первого импульса на первом из выходов блока 2 появляется кратковременный единичныйсигнал, который поступает на синхронизирующий вход первого из регистров1, обеспечивая зались в регистр 1информации с входов 25. Первая изсхем 3 равнозначности сравниваеткоды с выходов первого и М-ого регистров 1, последний в начале работы должен быть равен 00000, Еслисхема 3 равнозначности отметит равенство кодов, то на ее выходе будетнулевой уровень, препятствующий прохождению через первый из элементовИ 6...

Номер патента: 1182578

Опубликовано: 30.09.1985

Авторы: Качан, Меркуль, Олейник, Шкляр

МПК: G11C 11/00

Метки: адресов, команд, формирования, хранения

...образом,За время цикла одной микрокомандыустройство выполняет одну функцию -либо загрузку нового (начального)адреса команды в устройство, либо15 наращивание адресов командной информации в зависимости от наличия сигнала на входе 24 или на входе 25 соответственно, При отсутствии сигналана обих входах 24 и 25 устройство20 выполняет функцию хранения, В этомрежиме состояние хранимой информациив устройстве не меняется, Управлениепоследовательностью действий при выполнении функций устройства осуществ 25 ляется сигналами с выходов 46 - 46 дблока 19 (фиг, 3). В случае, когда активен сигнална входе 25, т,е, когда выполняетсяфункция загрузки адреса в устройстве,(фиг, 3, цикл загрузки), по первомусинхроимпульсу цикла на входе 27в блоке 19...

Номер патента: 1184009

Опубликовано: 07.10.1985

Авторы: Блудов, Прохоров, Тарарыков

МПК: G11C 11/00

Метки: запоминающее

...(фиг, 1)содержит регистр 1 адреса слова, регистр 2 адреса начального бита сумматор 3, блоки 4 памяти, блок 5 сдвига, регистр 6 строки, шифратор 7,блок 8 коммутации адреса, адресныевходы первой 9 и второй 10 групп,информационные выходы 11.Шифратор 7 (фиг. 2) содержит дешифратор 12 и группу элементов ИЛИ 13,Блок 8 коммутации адреса (фиг, 3) содержит матрицу мультиплексоров 14, реализованных на инверторах 15, элементах И 16 и элементах ИЛИ 17.Устройство работает следующим обС К-разрядного регистра 1 ацреса слова (К=1 одв, где т - емкость блоЗО ков памяти) код адресапоступает одновременно на сумматор 3 и блок 8 коммутации адреса. Сумматор 3 добавляют к коду адреса слова единицу в младшем разряде, получая тем самым на выходе адрес + 1. С...

Номер патента: 1185394

Опубликовано: 15.10.1985

Авторы: Авдюхин, Авдюхина, Колосов

МПК: G11C 11/00

Метки: запоминающее

...микросхемаК 155 ИДЗ5 ОРабота устройства основана на следующем принципе.Пусть Е - максимальное число байтов, которое может быть размещенов ячейке накопителя 1. Число способов, которыми можно расположитьв ячейке накопителя 1 (фиг. 1) словаданного набора, равно числу р 1 с 1 Для рассматриваемого примера работы устройства в соответствии с фиг.2 и фиг. 3 максимальное число байтов, которое может быть размещено в ячейке накопителя 1 1 равно четырем.Тогда разрядность адреса байта равна двум. Примем значение разрядности указателя Формата равной двум, тогда число комбинаций группы слов в ячейке ограничено четырьмя вариантами, на (фиг. 4).Таким образом, в данном примере возможно девять различных комбинаций на входах дешифратора 16. Каждой из...

Номер патента: 1188784

Опубликовано: 30.10.1985

Авторы: Жуков, Хавкин

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...по входу 14, который стробирует блоки 3, 4, 5 и через элемент ИЛИ 6 и элемент 10 задержки подается на вход выбора кристалла каждой из БИС накопителя 1. При этом происходит считывание ранее записанной информации по адресу, соответствующему поданному на входы БИС коду адреса от регистра 2 и счетчика 5. Считанная информация записывается в контрольный регистр 3, каждый разряд которого представляет собой, например, двухразрядный счетчик. В зависимости от содержания считанной информации первый разряд каждого двухразрядного счетчика переключается или не переключается.После завершения первого цикла считывания из накопителя происходит повторное обращение к нему через интервал времени, задаваемый элементом 8 задержки. При этом задержанный сигнал...