Динамическое запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНРЕСПУБЛИН 4 185 И 9) И 1 04 С 11 С 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗО НИЯ К О У СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРВ 705901, кп. С 11 С 11/00, 1976,Полупроводниковые запоминающиеустройства и нх применение Пад рА.В. Гордонова. - М.: Радио и свя1981, с. 127, рис, 3.19.(54) ДИНАИИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСРОЙСТВО ь(57) Изобретение относится к вычислительной технике. Цель изобретения - повышение надежности устройства. Динамическое запоминакюцее устройство содержит блок 1 памяти, мультиплексор 2, блок 3 синхронизации,счетчик 4 адресов, блок 5 приоритета обращения, триггер 6 и элементыИ 7 и 8. В устройстве обеспечиваютсярежим регенерации и режим обращения,причем регенерация осуществляетсяс частотой, величина которой вьппечастоты возможных обращений, В немтакже обеспечены приоритетные режимыобслуживания запросов от несколькихИзобретение относится к вычислительной технике.Цель изобретения - повышение надежности устройства. 5На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2 временная диаграмма работы блоков устройства.Устройство содержит блок 1 памяти, 10 мультиплексор 2, блок 3 синхронизации, счетчик 4 адресов, блок 5 приоритета обращения, триггер 6 и элементы И 7 и 8.Блок 3 синхронизации содержит 15 элемент И 9, блок 10 элементов задержки и генератор 11Блок 5 приоритета обращения содержит элементы ИЛИ 12-16, триггеры 17-20 и элементы И 21-24. 20Устройство работает следующим образом.При включении устройства с входа начальной установки поступает сигнал на входы сброса счетчика 4, триггеров 6 и.17-20, После прихода разрешакцего потенциала на запуск устройства на вход элемента И 9 сигнал с генератора 11 поступает на вход блока 10 элементов задержки. С выхода блока 10 управляющий импульс поступает на вход элемента И 7. На втором входе элемента И 7 имеется высокий потенциал, поступающий с триггера 6, а на третьем входе - низкий, прихо дящий с элемента ИЛИ 16. Следовательно, на выходе элемента И 7 отсутствует сигнал управления и с выхода триггера 6 поступает разрешение на регенерацию, т.еприходит управля кщий потенциал на управляющий вход мультиплексора 2, подключающий код адреса регенерации к блоку 1 памяти, разрешающий потенциал на регенерацию приходит и на вход регенерации бло ка 1. Затем с блока 10 элементов задержки поступает сигнал опроса на элементы И 21 и 22. Если обращения к ЗУ не было, то триггеры 19 и 20 находятся в состоянии "0" и на выходах указанных элементов И нулевые сигналы. Далее с блока 10 поступает сигнал опроса на элементы И 24 и 23, который через них не проходит на выход элемента ИЛИ 15, а следовательно, не поступает на вход блока 1 памяти сигнал обращения. Затем с выхода блока 10 подается сигнал на один извходов элемента И 8, за счет которого в счетчике 4 увеличивается на единицу адрес регенерации,При записи или считывании устройство имеет два приоритета обмена информацией, к примеру, обмен информацией с ЭВМ и внешними ЗУ ЭВМ. Старший приоритет обеспечивается установкой триггера 17 в состояние "1"по сигналу, поступившему с первоговхода обращения, а младший - по сигналу с второго входа обращения устройства.Пусть, к примеру, необходимо считать или записывать информацию по некоторому адресу старшего приоритета,т.е. в некоторое время триггер 17устанавливается в состояние "1".В этом случае поступает запрещающийпотенциал на элемент И 22 и разрешающий потенциал через элемент ИЛИ 13на вход элемента И 7. Поэтому очередной импульс с выхода блока 10 проходит через элемент И 7 и устанавливает триггер 6 в состояние "1"За счетэтого поступает разрешающий потенциал на входы элементов И 21 и 22. Очередной импульс с выхода блока 10 проходит через элемент И 21 (элементИ 22 закрыт потенциалом от триггера 17) и устанавливает триггер 20в состояние "1". Поэтому управляющийимпульс с выхода блока 10 проходитчерез элемент И 23 и элемент ИЛИ 15,который и служи сигналом обращенияк накопителю, а потенциал записи илисчитывания приходит на накопительвхода режима устройства. Кроме того, с триггера 20 на вход мультиплексора подается потенциал, которыйподключает адрес, пришедший на информационные входы первой группы мультиплексора. Кроме того, имульс с выхода элемента И 23 поступает на выход разрешения работы и на входыэлементов ИЛИ 14 и 12, При этомтриггеры 17, 6 и 20 устанавливаютсяв исходное состояние. Сигнал с вьгхода блока 10 не проходит на счетчик4 и в нем хранится очередной адресрегенерации. Работа по младшему приоритету аналогична, но в ней участвуют триггеры 19 и 22. По окончании считывания или записи информации в блок 1 памяти по тому или другому приорите 148 1854ту триггер 6 сбрасывается в состояние "0", подключая цепь регенерации к блоку 1 памяти и мультиплексору 2.Таким образом, в данном устройстве 5 надежность сохранения информации в накопителе обеспечивается тем, что отсутствуют одновременно режим регенерации и режим обращения, причем регенерация осуществляется с часто той генератора, величина которой в расчетное число раз выше частоты возможных обращений, В нем также обеспечены приоритетные режимы обслуживания каналов (их можно увеличить ана логичным образом, как показано для двух каналов на фиг. 1). формула изобретения20Динамическое запоминающее устройство, содержащее блок йамяти, мультиплексор, счетчик адресов, блок синхронизации, триггер, инверсный выход которого подключен к входу ре генерации блока памяти и к первому управляющему входу мультиплексора, информационные входы первой группы которого являются адресными входами первой группы устройства, выходы 30 мультиплексора подключены к адресным входам блока памяти, входы-выходы которого являются информационными входами-выходами устройства, входы втОрой группы мультиплексОра подключены к выходам счетчика адресов, вход сброса которого является входом начальной установки устройства, вход задания режима блока памяти является входом задания режима уст ройства, о т л и ч а ю щ е е с я тем, что, с целью повъпдения надежности устройства, оно содержит блок приоритета обращения, первый и второй элементы И, первые входы которых 45 подключены к инверсному выходу триг,гера, вторые входы первого и второго элементов И подключены соответственно к первому и второму выходам блока синхронизации, третий и четвертый выходы которого подключены соответственно к первому и второму входам синхронизации блока приоритета обращения, вход регенерации которого подключен к прямому выходу триггера, вход установки которого подключен к выходу первого элемента И, третий вход которого подключен к выходу наличия обращения блока приоритета Обращения, выход второго элемента И подключен к счетному входу счетчика адресов, первый и второй выходы блока приоритета обращения подключены соответственно к второму и третьему управляющим входам мультиплексора, информационные входы третьей группы которого являются адресными входами второй группы устройства, первый и второй выходы разрешения работы блока приоритета обращения являются соответствующими выходами устройства, выход блока синхронизации является входом запуска устройства, выход разрешения регенерации блока приоритета обращения подключен к входу установки триггера.2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок приоритета обращения содержит триггеры с второго по пятый, элементы И с третьего по шестой и элементы ИЛИ, причем входы установки второго и третьего триггеров являются соответственно первым и вторым входами обращения блока приоритета обращения, входы сброса второго и третьего триггеров подключены к выходам соответственно первого и второго элементов ИЛИ, первые входы которых подключены к первому входу третьего элемента ИЛИ, выход которого является выходом разрешения регенерации блока приоритета обращения и подключен к входам сброса четвертого и пятого триггеров, входы установки которых подключены к выходам соответственно третьего и четвертого элементов И, первые и вторые входы которых соответственно объединены и являются соответственно входом регенерации и первым входом синхронизации блока приоритета Обращения, прямой выход второго триггера подключен к третьему входу третьего элемента И и к первому входу четвертого элемента ИЛИ, второй вход которого подключен к выходу третьего триггера и к третьему входу четвертого элемента И, четвертый вход которого подключен к инверсному выходу второго триггера, выходпервого элемента ИЛИ является выходом наличия обращения блока приоритета обращения, выходы четвертого и пятого триггеров являются соответственно первым и вторым выходами управле" ния мультиплексором блока приоритета обращения и подключены к первым вхо(4-йа) 1 Б 3ЮЙа) ОБ 3 Ю) Д-йа ггульгил 7 Вык У . МФ 17 Составитель С. ШустенкоТехред А,Кравчук орректор В, Гирняк Шмаков дак 2698/54 Тираж 559Государственного комитета113035, Москва, Ж ак изобре РаушВНИИ Производственно-издательский комбинат "Патент", г.ужгоро Гагарина,101 5 1 дам соответственно пятого и" шестого элементов И, вторые входы которых объединены и являются вторым входом синхронизации блока приоритета обращения, выход пятого элемента И является первым выходом разрешения работы блока приоритета обращения и подключен к вторым входам первого и . третьего элементов ИЛИ и к первому 481854 бвходу пятого элемента ИПИ, выход которого является выходом обращенияблока приоритета обращения, выход шес 5того элемента И является вторым входом разрешения работы блока приорите, та обращения и подключен к второмувходу второго элемента ИЛИ, к третьему входу третьего элемента ИЛИ и квторому входу пятого элемента ИЛИ. Подписноениям и открытиям при ГКНТ СССРая наб., д. 4/5