G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 1188785

Опубликовано: 30.10.1985

Авторы: Горшков, Невский, Сныткин

МПК: G11C 11/00

Метки: динамическое, запоминающее

...элемента И 14, На второй вход элемента И 14; поступает сигнал Запрос С выхода элемента 14; поступает сигнал Запрос, С выхода элемента 14; сигнал подается на вход блока памяти, соответствующий запрашиваемому уровню. 5 1 О 15 20 25 30 С получением запроса от блока 4 в блоке 1 памяти определяется первый по порядку на запрашиваемом уровне свободный сегмент и его номер заносится в регистр 9;, Происходит это следующим образом. Сигнал с выхода блока 4 управления поступает на одни из входов элементов И 20)г, 20)з 20 на другие входы которых через элемент 24 задержки поступают сигналы с единичных выходов триггеров 19;, 19;г 19;ь Если сегмент занят, то йа единичном выходе соответствующего ему триггера 19 единичный сигнал, а если свободен -...

Номер патента: 1193727

Опубликовано: 23.11.1985

Авторы: Бахтадзе, Гордадзе, Губина, Джагаров, Дзигуа, Манукян, Парошин, Чарухчян, Чкония

МПК: G11C 11/00

Метки: запоминающее

...от четности этого количества записывается в контрольный разрядсигнал "0" в . при четном значениичисла и сигнала "1" - при нечетном.Выработанные контрольные слова с выходов блока 13 поступают на входыэлементов ИЛИ 30 и 31. Далее попрограмме работы блока 3 на его выходе появляется сигнал "1", которыйпоступает на вход регистра 1 адресаи на вход элемента И 16. Происходитзапись в регистры 21, 15, 22 и 23,с целью предварительного, хранениякодов, поступивших на входы элементов ИЛИ 28 - 31.С появлением единичного сигналана одном из выходов блока 3 управления на управляющие входы сумматора 5 и накопителя 6 поступает сиг 9372 4 ра 5. В результате на его выходах 5появляется заданный код адреса, который далее поступает на первый входнакопителя...

Номер патента: 1196949

Опубликовано: 07.12.1985

Автор: Романков

МПК: G11C 11/00

Метки: запоминающее

...выход которого соединен с третьими входами усилителей второй группы, третьего коммутатора, с вторыми входами четвертого коммутатора, шестого элемента И, сВ-входом .четвертого ВБ-триггера ичерез пятый формирователь сигналов - .с первым входом элемента ИЛИ, выход одиннадцатого элемента И соединен с В-входом третьего ВБ-триггера и 8-входом четвертого ВБ-триггера, выход которого соединен с вторым входом десятого элемента И, выход которого соединен с В-входом второго регистра сдвига, выходы второго и третьего ВБ-триггеров соединены соответственно с вторыми входами девятого и восьмого элементов И,выход второго регистра соединен с четвертым входом третьего .коммутатора, выход которого соединен с входами усилителей третьей группы, первый и...

Номер патента: 1203596

Опубликовано: 07.01.1986

Авторы: Конопелько, Осипов

МПК: G11C 11/00

Метки: запоминающее

...четвертый вход которого соединен с вторым 33 выходом блока 3 тестового контроля 25и входом блока 34 приоритета, выходы кото.рого соединены с входами третьей 35 группы блока памяти дефектных адресов, а входы соединены с входами второй группы блока сравнения и выходами 36 блока 7 памяти зо дефектных адресов, четвертый выход 37 блока 18 анализа ошибок соединен с вторым входом 38 блока 3 тестового контроля, вто 1203596Режимработы Вход 28 Вход 27ВК РЗ Вход 24 Вход 25 0 1 0Запись Чтение Хранение Контроль Запись 50 55 рым входом блока 7 памяти дефектных адресов и является вторым 39 выходом устройства.Блок диагностики 27 содержит первый 40, второй 41, третий 42 элементы И и элемент ИЛИ 43.Блок 18 анализа ошибок содержит элементы И 44 - 50,...

Номер патента: 1215133

Опубликовано: 28.02.1986

Авторы: Грот, Журавлев

МПК: G11C 11/00

Метки: запоминающее, резервированное, трехканальное

...триггера 3подаются сигналы 41 и 42, а на еговыходе образуются прямые и инверсные ,сигналы 48 ( фиг.2 у, Сдвиг на регист- З 5ре 13 и занесение на триггер 15 происходит по отрицательному перепадусигнала 49,На триггер 15 записывается информация с выхода элемента НЕРАВНОЗНАЧНОСТЬ 18, на котором происходитсравнение выдвигаемой по-битно инФормации с выхода регистра 13 данного канала и с выхода элемента 11,на котором происходит мажоритирование выдвигаемой информации с выходов регистров 13. всех каналов. Несовпадение информации на входах элемента 18 свидетельствует о сбое информации в рассматриваемом канале, 50что вызывает взведение триггера 15.Но при мажоритировании следующегобита из-за введенной обратной связина вход триггера 15, он...

Номер патента: 1228146

Опубликовано: 30.04.1986

Авторы: Андрианова, Гаранин, Гринштейн, Крупко

МПК: G11C 11/00

Метки: запоминающее, контроллера, программируемого

...6и выходным коммутатором 5 данных с целью выбора только необходимых кристаллов в блоке 1 памяти и коммутации на младший разряд блока 7 двунаправленных ключей требуемого бита иэ байта. Три старших разряда адреса, поступающего на блок 1 памяти, в этом случае фиксированы, т,е. битовый доступ возможен только к.части всего массива памяти. Число адресуемых бит определяется разрядностью, адресной шины. При байтовом обращении на коммутатор 5 данных и дешиф" ратор 6 поступает с коммутатора 3 адреса фиксированный код для обеспечения коммутации на блок 7 байта полностью. Число адресуемых байт, таким образом, также определяется разрядностью адресной шины 8.Таким образом организуется работа ЗУ на двунаправленную шину 11 данных в асинхронных...

Номер патента: 1233213

Опубликовано: 23.05.1986

Автор: Кудреватых

МПК: G11C 11/00

Метки: динамическое, запоминающее, оперативное

...Средняя точка этойРС-цепи подключена, кроме тога, кколлектору ключевого транзистора 12,эмиттер которого подключен к общемупроводу, а база через ограничительный резистор 13 - к выходу элемента2 ИЛИ-НЕ 4.Б качестве элемента 2 ИПИ-НЕ 4,триггера 6, счетчика 8, генератора5 могут быть использованы логические элементы интегральных микросхем,например, 564 серии. Электронныйключ 3 легко реализуется на ключахтой же серии, например 564 КТЗ, В качестве таймера 7 может использоватьсяинтегральный таймер КР 1006 ВИ 1 илион может быть реализован с использованием дискретных элементов и компаратора напряжения, например, 52 СЛЗ.У"тройство работает следующим образом. При частоте обращения, удовлетворяющей условию регенерации, т,е. пе 25При остановке...

Номер патента: 1233214

Опубликовано: 23.05.1986

Авторы: Жила, Каляев, Макаревич

МПК: G11C 11/00

Метки: памяти, ячейка

...1. Каждый следующий сигнал равенства подтверждает прямое состояние триггера 4. Сигнал неравенства, выработанный элементомна любом шаге сравнения, сбрасываеттриггер 4 в инверсное состояние итем самым прекращает дальнейшее сравнение адресных кодов в элементе 1сравнения, После прохождения всехразрядов первого адреса из адреснойинформации с шины 10 снимается сигнал поиска и дальнейшее сравнениеадресов в элементе 1 сравнения прекращается,В результате, если на вход и выход ячейки памяти поступают адинаксвые адресные коды, то триггер 4устанавливается в единичное состояние, если же адресные коды разные,та триггер 4 находится в инверсномсостоянии, Прямое состояние триггера 4 соответствует зафиксированному каналу связи, Триггер 4, находящийся в...

Номер патента: 1236551

Опубликовано: 07.06.1986

Автор: Невский

МПК: G11C 11/00

Метки: запоминающее, оперативное

...второму адресу, поступают на входы формирователя 3 адресных сигналов для возбуждения координатных обмоток накопителя 4. В результате на соответствующих координатных обмотках накопителя 4 выбраны запоминающие элементы, и на входы усилителя 5 считывания поступает второе слово, считанное в соответствии с адресом, пришедшим на вход 4.2. Второе слово с усилителя 5 считывания поступает на первый вход второго коммутатора 6.2, а с его выхода на второй регистр .2 слова, с выхода которого второе слово, считанное из накопителя 4, поступает на второй информационный выход 15,2 устройства.Установка исходного состояния регистров 1.1 и 1.2 осуществляется в начале каждого такта.При совпадении адресов (это соответствует и исходному состоянию,...

Номер патента: 1243032

Опубликовано: 07.07.1986

Авторы: Запольский, Костинский, Подгорнов, Смирнов, Шугаев

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...3)предназначен для Формирования двойного слова, которое необходимо записать в накопитель 1. Информация, которую необходимо записать в накопитель 1, поступает по входам 20, 27и 29. По входам 20 "Данные ОП" посту -пает двойное слово (восемь, байтов).Сигнал на входе 26 "Запись двойногослова" определяет передачу этогодвойного слоьа на вход накопителя 1.Если на входе 26 разрешение отсутствует, коммутатор 6 передает информа -цию с входом 27 "Данные ЦП" с контрольными разрядами с входа 29 "Паритет". По входам 27 поступают 4 байта. О том, какое слово в записываемом двойном слове будет новым, а кокое останется без изменения, свидетельствует состояние входа 17 "Адреса слова". Если состояние этого входа равно "1", то замене подлежат байты 4-7...

Номер патента: 1243033

Опубликовано: 07.07.1986

Авторы: Борисенков, Евсеев, Комарченко, Лопатин, Матвеев, Плотников, Щекин

МПК: G11C 11/00

Метки: запоминающее

...с первого по восьмой элементов памяти накопителя 6 подаются разряды с первого по восьмой регистра 4, достаточные для выбора из накопителя 1000 шест 8 надцатиразрядных слов. Сигнал ОБГ 1 В на входе 24 участвует в выборе сигнала ОРОН на выходе 56, подаваемого в блок 7 для формирования сигнала УПР 1 Н на выходе 43, который передает в магистраль сигнал ответа устройства М ОТВ Н на выход 16 блока 1.Режим стирания начинается с момента записи данных в соответствующие разряды регистра 2. В адресной час ти регистра 2 выставляется адрес, на вход 24 поступает сигнал ОБМ В, при этом поступает сигнал УВ В на вход 30, который поступает в блок 7, где приналичии сигнала ДЗП В на входе 23 вырабатываются сигналы ЗАПИСЬ РС В на выходе 27, ПРИЕМ В на выходе...

Номер патента: 1244719

Опубликовано: 15.07.1986

Авторы: Белоконь, Головков, Дорофеев, Мусиенко, Рыбин, Федоров

МПК: G11C 11/00, G11C 7/04

Метки: запоминающее

...изобретения - повышение ламе"хоустойчивости и упрощение устройства.На чертеже изображена структурная схема запоминающего устройства.Устройство содержит ттт групп блоков 1пт памяти (по и блоковв каждой груйпе), элементы НЕ 221, где 1 те, а 1 - разрядность адресной части блоков памяти блок 3управления, имеющий адресные выхады 4 4 и выходы 5 5 выборки.Устройство работает следующимобразом,При обращении к к-ай группе блоков памяти, где К=Гпт, сигналвыборки устанавливается на линии,соединяющей выход 5 выборки с входами выборки блоков памяти К-ой группы. При переключении уровня адресно- Бго сигнала на выходе 4 на выходе 5выборки возникает помеха за счет паразитных связей линий соединений этихдвух сигналов с элементами К ,К , где и) и,...

Номер патента: 1246137

Опубликовано: 23.07.1986

Авторы: Иванов, Таран, Шмаков

МПК: G11C 11/00

Метки: запоминающее

...четвертого синхросигнала 20,В случае сравнения адреса слова, 15 поступившего на адресные входы 18 устройства, с хранящимся адресом в регистре 22 адреса компаратором 23 на выходе коммутатора 24 устанавливается уровень Лог. , на выходе элемента И-НЕ 25 - "Лог,О", запрещающий прохождение сигнала 16 обращения через элемент И 26. Сигнал "Лог,О" на,выходе элемента И 26 установит на выходе первого элемента 25 И-НЕ 11 уровень "Лог,1", при этом на выходе второго элемента И-НЕ 12 появится Лог.О, разрешающий выдачу информации из третьего регистра 19 на входы-выходы данных 2.Выдача информации из третьего регистра 19 на входы-выходы 2 независимо от режима (записи либо считывания) и результата сравнения их предыдущего и настоящего адресов может быть...

Номер патента: 1247946

Опубликовано: 30.07.1986

Авторы: Александров, Кокаев, Коновалов

МПК: G11C 11/00

Метки: запоминающее

...вниз 1) ячейкупамяти сигнал на шину 62 выдаетсянепосредственно с нулевого выходазапоминающего элемента 13 этой жеячейки памяти,В любом из режимов записи информации будет записываться только в са мую первую свободную ячейку памяти, так как высокий разрешающий сигнал на шину 58, 60 или 62 управления очередностью записи поступит лишь В случае, когда все предыдущие ячейки памяти будут заняты информацией. Рассмотрим считывание информациииз устройства в режимах "Бобслей","Перевернутый бобслей" иПеревернутый магазин".Чтение информации в режиме Бобслей", Например, пусть К-я ячейкапамятй является самой первой заполненной ячейкой в нижней (заполнен"ной) части устройства. По входу 9на вход элемента И 38 поступает сигнал управления режимом чтения....

Номер патента: 1251175

Опубликовано: 15.08.1986

Авторы: Авдюхин, Эпштейн

МПК: G11C 11/00

Метки: запоминающее

...18 формируется маска, сиг калы которой через инверторы 2 поступают на входы элементов И 11, открытые сигналом Б по своим вторым входам. В результате отпираются те группы элементов И 7, которые находятся в пределах формата выбираемого слова. Через элементы ИЛИ 5, одну из групп элементов И 56 блока 9, открытую сигналом с выхода дешифратора 17, и открытые сигналомэлементы И 1 О выбранное слово во втором такте поступает в младшие разряды числовой шины 30, где этот код удерживается до конца третьего такта. В начале третьего такта сигналом Ц все содержимое ячейки памяти накопителя через элементы ИЛИ 13 и 14 записывается в регистр 4. В четвертом такте сигналом (1 эта информация регенерируется в той же ячейке памяти накопителя. Таким образом, в...

Номер патента: 1251176

Опубликовано: 15.08.1986

Авторы: Банников, Миськов, Пастух

МПК: G11C 11/00

Метки: запоминающее, многоканальное

...в виде элементаНЕ 31, первого 32 и второго 33 триггеРов и элемента НЕРАВНОЗНАЧНОСТЬ 34,Каждьгй из блоков 14 и 15 (фиг.4)состоит из первого 35 и второго 36 50элементов И,Устройство работает следующим образом.Генератор 11 вырабатьгвает две серии непересекающихся импульсов 55(Фиг.5), длительность которых одинакова и определяется временем циклазаписи считывания накопителя 1. Рассмотрим работу первого канала16 устройства. Код адреса слова поступает на вход 19 формирователя 4адресных сигналов. Одновременно навход 20 записи или вход 21 считывания поступает сигнал, который черезэлемент ИЛИ 8 поступает на вход формирователя 12 и разрешает формирование одиночного импульса из серии Г,с помощью которого на выходе формирователя 4 адресных...

Номер патента: 1256096

Опубликовано: 07.09.1986

Авторы: Белалов, Бочков, Рудаков, Саламатов

МПК: G11C 11/00

Метки: запоминающее

...1 О, регистр 11,а также признак занятости, которыйпоступает в блок 1,Мультиплексор 9 принимает адресобращения с входа 14 и формирует двепосылки, сначала старшие разряды адреса (адрес строки), затем младшие разряды адреса, которые поступают в блок10, который принимает с входа 16 сигнал Запись", Последний задает однуиз двух операций: запись (ниэкий уровень)и чтение (высокий уровень). При операции "Запись" блок 10 принимает данные с входа 13, две посылки адресас мультиплексора 9, стробы приема адреса строки и адреса столбца с блока 3.При операции "Чтение" блок памятипринимает те же сигналы с блоков 9и 3 и вьщает считанные данные в регистр 11, с выхода которого данные поступают на выход 17 устройства.В конце операции блок 3 снимаетпризнак...

Номер патента: 1259335

Опубликовано: 23.09.1986

Автор: Ситников

МПК: G11C 11/00

Метки: запоминающее, защитой, информации, разрушения

...максимального допустимого уровня логического нуля, т.е. он срабатывает всегда, когда считыва" ется логическая единица, Компаратор 39 не срабатывает при считывании ло-фгической единицы в том случае, если ее уровень ниже допустимого. В этом случае на выкоде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 40 появляется логическая единица, которая дает разрешение на работу триггеру 34 (Фиг. 2) через элемент ИЛИ 37 (Фиг. 3). Триггер 34 срабатывает при наличии разрешения по окончании цикла чтения и своим инверсным выкодом дает сигнал блоку б управления о необходимости Регенерации считанной информации по данному адресу. По этому сигналу блок управления выставляет снова тот же адрес, что и в предыдущем цикле, Формирует сигналы ИСАр ЗПР и записир по которым по...

Номер патента: 1259336

Опубликовано: 23.09.1986

Авторы: Бурнин, Буч

МПК: G11C 11/00

Метки: запоминающее

...сигналов,.Фтребуемых для применяемых в конкретном ЗУ накопителей и регистров,Сами формирователи 27 и 28 выполняются на логических элементах и в дан ном примере реализуют логические операцииГ =Г Г Г, й =йРежим поэлементной записи. В каждом случае после окончания выводаинформации из регистра (8 или 9) на 45всех его выходах устанавливается потенциал, соответствующий значениюкода на входной информационной шине11 соединенной с информационнымивходами регистров Это Обстоятельство используется в режиме поэлементной записи информации от медленносканирующих датчиков, По сигналу Гпоступающему по входу 16 на блок 2и счетный вход счетчика 4, в последнем устанавливается очередной адрес.Во время очередного цикла считывания(первого после сигнала...

Номер патента: 1264240

Опубликовано: 15.10.1986

Авторы: Дрозд, Лебедь, Минченко, Полин, Шабадаш

МПК: G11C 11/00

Метки: запоминающее, оперативное

...10 адрес,преобразованный соответствующимиблоками 4,.1 фво вторую четверть накопителя 10,Второй выход входного регистра подключается к входу накопителя 10данное 0 записывается в третью четверть накопителя 10 . Третий выходвходного регистра подключается квходу накопителя 10 , данное О записывается в четвертую четверть накопителя 1 Оз, Последующие четверкиданных записываются аналогично дозаполнения четверти накопителей,Далее код пары старших адресов принимает значение 01. При этом данныес нулевого выхода входного регистра записываются в первую четвертьнакопителя 10, с первого выхода -во вторую четверть накопителя 1 О 2с второго выхода - в третью четверть накопителя 10 , с третьеговыхода - в четвертую четверть накопителя 10 После...

Номер патента: 1277208

Опубликовано: 15.12.1986

Авторы: Березин, Лапшинский, Онищенко

МПК: G11C 11/00

Метки: запоминающее

...питания подключены один из усилителей 3 и один из разрядных дешифраторов 4. В режи-. ме считывания все усилители 3, кроме одного, отключены от источника питания и на их выходах присутствуют нулевые сигналы. Поэтому с выхода усилителя 3, подключенного к источнику питания, данные считываются через элемент ИЛИ 11 на выходе 17 одноразрядного считывания. В режиме записи на шине 13 присутствует единичный 25 30 35 40 45 50 55 сигнал, Данные поступают через вход15 одноразрядной записи устройствачерез элемент И 7 на вторые входывсех элементов 2 ИПИ - И 10, Но воспринимаются записываемые данные лишь свыхода одного из элементов 2 ИЛИ-И 10,соединенного с входом усилителя 3,подключенного к источнику питания,Таким образом, в случае...

Номер патента: 1278974

Опубликовано: 23.12.1986

Авторы: Дехтяр, Сагалович

МПК: G11B 11/08, G11C 11/00

Метки: варианты, воспроизведения, его, записи, информации

...электроны заполняли уровни, расположенные на глубине 2000 А, на глубину проникновения электронов. Затем по описанной методике с окиси кремния регистрировалась термостимулированная экзоэлектронная эмиссия, при этом наблюдался максимум эмиссионного тока, аналогичный приведенному. Максимум эмиссионного тока свидетельствовал о наличии записанной информации на глубине 2000 А. Для воспроизведения информации, записанной на глубине 2000 Ь, из величины тока, зарегистрированной с этой глубины экзоэлектронной эмиссии, вычиталась велицина тока экзоэлектронной эмиссии, зарегистрированной с глубины 400 А,Пример 2. Запись информации на носитель из фтористого лития осугцествлялась так же, как в примере.Воспроизведение записанной информации...

Номер патента: 1278975

Опубликовано: 23.12.1986

Авторы: Гаджиев, Крайзман, Степанян, Черняев

МПК: G11C 11/00

Метки: геофизической, информации, сбора, хранения

...ц;:цд)1(тров,;5, -ццсяццы;5 ) 1" ке 7 цдмя и, 1 п(ид -СИЬ 1 И М(Ц)и 1(5( Си(и;3,ц,нг ЗЛСХЕ 1;гцги С Х,)яцИИС." 1 И(3)0;)М Игц ИОЕЛС СИ 5.Т И Я 11 1Я Ж С.1 И 5 1 Ц Т С1 151 1 1 Д Ц с3 С 1 1 ЦГпро 5Ико 5 ьх ипсгрдгц.цых н(росх мцдИрнмср, СЕркя:)гг) РУ 2 и дц )с(КсК . ( 1 1 К 10 БЬ 11 г, 1сгцыН 1 ЗЛ,ЕН ГДХ,КТОРК ,ЕМ;1 ЦИ 5 ЦРСЦХс 15 ССЯ ЦСЕ( ГК,10 .",11.5,11 тс ЦКЯ, БЦ 5.цикс 30 Н(:бхс)ц мее т Бц( Рта . е ци 51 2; 0 с. 2Зту функцик) выполняет блок 8. Он рабоаст слецуюцим образом. При отключении иктацкя Бсе блоки устройства обесточиваются, цри зтцм в блоке 7 иамяти ранее зяцксания ибрцр 5 д,ия сохраняется. После - цчсрдиого вклк)чецин автономного прибора,нс иказан) ири воз:)бновлеции бурения ца выходе клк)ча 2 появляется напряжение цктдция,...

Номер патента: 1280453

Опубликовано: 30.12.1986

Авторы: Мыскин, Страхов, Торгашев, Чугунов

МПК: G11C 11/00, G11C 19/00

Метки: буферное, запоминающее, многоканальное

...9, 10 и 11 В регистровую оперативную память загружаются номер страницы, адрес первого слова в странице и число слов в странице, которые поступают через регистр 2 входной информации, через регистры 5-7, сумматоры 12 и 13 в соответствии с управляющими сигналами канала на выходах 20, 21 и 22 регистра 14, а также в соответствии с кодом адреса, поступающим иэ канала чет.е. должно выполня;ься соотношение 2 ъ Я,где И - число каналов,К - число разрядов адреса блоков 9, 10 и 11.Устройство работает следующим образом,Рассмотрим работу одного канала,так как остальные работают аналогично.С приходом сигнала обращения от канала дешифратора 16 приоритетов выбирается направление соответствующего канала в регистрах 2, 14 и 15. На входы регистра 14...

Номер патента: 1280454

Опубликовано: 30.12.1986

Авторы: Багрецов, Виноградов, Кирилюк, Козлов, Тарасов, Филимонов

МПК: G11C 11/00

Метки: запоминающее

...В обоих случаях сдвиг продолжается до тех пор, пока в старших разрядах регистра 20 не окажется число с нулевым адресом (таким числом является 11101), 35 Так как такое же число хранится в регистре 23, то на выходе блока 21 сравнения появляется единичный сиг-.нал, а на выходе инвертора 17 - соответственно код нуля.40Совпадение старших разрядов информации, поступающих с первого выхода регистра 20, свидетельствует о том, что сжатая двоичная информация возвращена в начальное состояние. Кроме 45 того, можно утверждать, что и старших разрядов регистра 20 переписаны правильно, Проверка остальных разрядов (младших) регистра 20 на совпа.дение осуществляется с помощью ре гистра 24 и блока 22 сравнения. Единичный сигнал с выхода блока 21 сравнения...

Номер патента: 1285532

Опубликовано: 23.01.1987

Авторы: Бузин, Воскобойников, Вушкарник, Гапонов, Старков

МПК: G11C 11/00

Метки: запоминающее

...записи с помощью счетчиков 1618 адреса. Для этого на управляющийвход 34 подают сигнал разрешения, ана входы выборки кристаллов памятиблоков 4-6 соответствующие сигналывыборки, которые формируются на выходе преобразователя 9. На входе этого преобразователя в порядке возрастания разрядов от младших к старшимустанавливают следующие сигналы:признак несовпадения ПрзНс; нулевойразряд номера опорных точек Ор; первый разряд номера опорных точек 1 р;нулевой разряд регистра 8 Ор Рг 1;первый разряд регистра 8 1 р Рг 1; нулевой потенциал.На выходе преобразователя 9 в порядке возрастания от младших к старшим разрядам формируются сигналы:нулевой разряд управления мультиплексорами Ор МБ; первый разряд управления мультиплексорами. -1 р ИЯ;первый...

Номер патента: 1285539

Опубликовано: 23.01.1987

Авторы: Агибалов, Невский

МПК: G11C 11/00

Метки: запоминающее

...блоков, где определяетза. какой блок должна быть принята записываемая информация, Очевидно, чтоструктура устройства исключает конфликтные обращения к блокам 2. 1-2.4памяти, Результаты предыдущей операции записываются только в один иззапоминающих блоков, не занятых чтением. П р и м е р , Пусть первому адресу чтения соответствует дескриптор Д 1 = 10, второму Д 2 = 1, Полагаем, что в данном такте сигнал на выходе триггера управления записью ТУ = О. Дескрипторы указывают, что первый операнд находится в блоке 2,1, а второй - в блоке 2,4, На выходе дешифратора 11 Формируется управляющий сигнал, определяющий, что запись должна быть произведена в запоминающий блок 2,2. Дескриптор Д 1 обеспечивает прохождение первого адреса чтения через...

Номер патента: 1290417

Опубликовано: 15.02.1987

Авторы: Нестеренко, Пельтек, Попов, Редько

МПК: G11C 11/00, H02J 9/06, H02M 7/04 ...

Метки: включающей, долговременной, оперативной, памяти, процессор, себя, узлы, электронно-вычислительной, электропитания

...при наличии сетевого напряжения с допустимой амплитудойна первсм и втором выходе делителячастоты имеется логическая единицаСигналы на выходах делителя частотыне изменяются и при кратковременномпропадании либо уменьшением величинысетевого напряжения (фиг.2, ,сй ).При этом ЭВМ 4 находится в обычномрежиме, так как во время кратковременного сбоя электропитания.преобразователь, 3 напряжения получает энергию от буферного источника 2 постоянного напряжения.При длительном отсутствии сетевого.напряжения (11: ) из-эа конечной емкости буферного источника 2 постоянного напряжения необходимо защититьинформацию, находящуюся в быстродействующем, но энергозависимом узле 6оперативной памяти. С этой целью напервом выходе делителя частоты таймера 11...

Номер патента: 1290418

Опубликовано: 15.02.1987

Авторы: Березин, Онищенко, Сушко

МПК: G11C 11/00

Метки: автономным, динамическое, запоминающее, контролем

...элементом памяти накопителя 1), т,е. на выходах блока 15 декодирования присутствует ненулевая комбинация сигналов, текущий адрес слова запоминается в признаковой части блока 2 ассоциативной памяти. Занесение адресов дефектных элементов памяти вблок 2 ассоциативной памяти разрешается сигналом с элемента И 12 только в режиме самстестирования. В режиме внешних обращений совпадение внешнего адреса 21 и адреса, хранимого в признаковой части блока 2 ассоциативной памяти, инициирует запись (в режиме внешней записи) или считывание (в режиме внешнего считывания) из числовой части блока 2 ассоциативной памяти соответствующих информационных и контрольных разрядов, Управляющий выход блока 2 ассоциативной памяти используется для регистрации...

Номер патента: 1290419

Опубликовано: 15.02.1987

Автор: Эннс

МПК: G11C 11/00

Метки: запоминающее, коррекцией, ошибок

...разрядов сумме весов информационных разрядов, взятой по модулю заданного числа. Если суммы весов единичных информационных и проверочных разрядов равны, то на выходе 6 одного из блоков 3 взвешивания кодов появляется " 1", которая свидетельствует об ошибке символа. Эта "1" проходит через элемент ИЛИ 4 на блок 2 коррекции, в котором соответствующий разряд инвертируется.Блок 3 взвешивания кодов может бытьвыполнен по-разному, например, в его основе может лежать применение стандартных компграторов напряжения, ко входам которых подсоединяются суммирующие цепи резистивных элементов.На фиг.2 изображен блок взвешивания кодов, выполненный на основе двух ЭСЛ-элементов. В случае малого числа входов номиналы резисторов, подключенных к входам...