Запоминающее репрограммируемое устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1 С 1 АНИЕ И ОП НИ ДЕТЕЛЬСТВ РСКОМ нени дачи при ч что в ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) ЗАПОМИНАЮЩЕЕ РЕПРОГРАММИРУЕМОЕ УСТРОИСТВО(57) Изобретение относится к вычислительной технике. Цель изобретения - повышение надежности и увеличение времени хра 19 801464212 А 1 я информации за счет импульсной понапряжения питания на накопитель 6 тенин информации. Это достигается тем,устройство, содержащее накопитель 6 и блок управления накопителем, согласно изобретению введены одновибратор 7, элемент 2 ИЛИ - НЕ 10, ключ питания. Одно- вибратор 7 задерживает импульс управляющей последовательности при чтении информации на время, необходимое для подачи напряжения питания на накопитель, элемент 2 ИЛИ - НЕ 10 управляет ключом питания и обеспечивает выбор накопителя 6 при чтении и стирании информации, 11 ил. 2 табл./55- Г 5)0 едактор Н. Гунькоаказ 724/54ИИПИ Государственного к113035, МосПроизводственно-издательс Сост ав и тель С, Ф ил ипТехред И. ВересТираж 558митета по изобретениямва, Ж - 35, Раушскаяий комбинат Патент, г пычевКорректор Э. ЛончаковаПодписноеи открытиям при ГКНТ СССРнаб., д, 4/5Ужгород, ул, Гагарина, 10Изобретение относится к вычислительной технике и может быть использовано в качестве энергонезависимого накопителя информации вычислительной машины,Цель изобретенияповышение надежности устройства и увеличение времени хранения информации,На фиг, 1 представлена функциональная схема запоминающего репрограммируемого устройства; на фиг. 2принципиальная схема блока сопряжения; на фиг. 3 -- то же, регистра данных; на фиг, 4то же, блока управления; на фиг, 5 - то же, блока выдачи ответа; на фиг, 6то же, блока формирования одиночных импульсов; на фиг. 7 - то же, блока импульсного питания; на фиг. 8 - . то же, накопителя устройства; на фиг. 9 - диаграмма работы устройства в режиме считывания; на фиг. 10 - то же, в режиме записи; на фиг. 11 - то же, в режиме стирания информации,Запоминающее репрограммируемое устройство состоит из блока 1 сопряжения. регистра 2 данных, блока 3 управления, блока 4 выдачи ответа, блока 5 формирования одиночных импульсов, накопителя 6, одновибратора 7, накопительного конденсатора 8, ограничительного резистора 9, элемента 2 И НЕ 1 О, транзисторного блока 11, конденсаторного блока 12 (фиг, 1) .Блоксопряжения (фиг, 1, 2) состоит из пяти магистральных приемопередатциков 13 - 17, выходы 18. (00 - 17) МАД (00-7) которого соединены с шипами внешней ЭВМ (не показана), шина 19. (00 - 15) АД(00.15) соединена с элементами 20,21 регистра 2 данных (фиг, 1, 3), разряды шины 9.(00.12) АД(0012) соединены с входами элементов 22 - 24 регистра адреса блока 3 уп. равления (фиг. 1, 4), разряды шины 25. (00 - 15) Д (00- - 15) данных соединены с входами данных накопителя б (фиг, 1. 8) и выходами регистра 2 данных (фиг. 1, 3), выход РВ. блока Н 26 элемента 27 соединен с входом элемента 28 блока 4 выдачи ответа (фиг. 2, 5).Регистр 2 данных (фиг, 1, 3) состоит из двух восьмиразрядных регистров, вход ДЗП В 29 соединен с выходом элемента 30 и входом элемента 31 блока 4 выдачи ответа (фиг, 1, фиг. 5). Вход 5 Н 32 соединен с выходом элемента 33, входом элемента 34 и входом элемента 35 блока 5 формирования одиночных импульсов (фиг. 1, 6),Блок 3 управления 4 состоит из элемен. тов 22 - 24, входы СТР.А 36 соединены с выходом элемента 37 блокавыдачи ответа (фиг, 1, 5), выходы регистра адреса через резисторы 38 соединены с адресными входами 39. (01 - 10) А (01 - 10) накопителя 6 (фиг. 1, 8), дешифратора выбора микросхем, элементов 40 - -45, выходы 46 - 49 которых 5 1 О 15 20 :5 30 35 40 45 50 55 БИС 1 - БИС,4 соединены с входами накопителя 6 (фиг, 1, 81, первый вход ВБ,Н 50 элемента 44 соединен с выходом элемента 51,с входами элементов 52, 30 блока 4 выдачи ответа (фиг. 1, 5), второй вход 53 РВ БИС Н соединен с выходом элемента 54 и вторым входом элемента 34 блока 5 формирования одиночных импульсов (фиг. 1, 6), формирователя 55, вход которого СЧИТ И. 56 соединен с выходом элемента 7 блока 7 А импульсного питания (фиг. 1, 7), а выход соединен с входами элементов 57 и 58, выход СЧИТ. 59 элемента 57 соединен с входами накопителя 6 (фиг. 1, 8), выход ПЕРЕД 60 элемента 58 соединен с входами элементов 13 - 16 блока 1 сопряжения (фиг, 1, 2), вход 6 РВ,БИС В элемента 58 соединен с одним входом элемента 37 блока 4 выдачи ответа (фиг. 1, 5), с выходом ипвертора 62 и входом инвертора 54 блока 5 формирования одиночных импульсов (фиг. 1, 6),Блок 4 выдачи ответа (фиг. 1, 5) состоит пз приемников 65, 51, 30, один из входов которых соединен с внешней магистралью ЭВМ входами М ОБМ Н 66, М ДЧТ Н 63, М ДЗП Н 64 соответственно, передатчика 67, выход которого М ОТВ Н 68 соединен с внешней магистралью, первый вход которого соединен с выходом элемента 69, второй вход соединен с переключателемО, первый вход ПЕРЕД 60 элемента 69 соединен с элементом 58 блока 3 управления (фиг, 1, 4), второй вход элемента 69 соединен с выходом ДЗП Н 71 инвертора 31 и входами одновибраторов 72 и 73 блока 5 формирования одиночных импульсов (фиг, 1, 6), дешифратора 28, три входа 19, (1315) ЛД (13,15) соединены с блоком 1 сопряже. ния (фиг, 1, 2), выходы 74 дешифратора 28 соединены с переключателем 75, выходы 76 которого соединены с входом 0 триггера - защелки 77, стробирующий вход С триг. гера-защелки соединен с выходом инверто. ра 78, вход соединен с вторым входом элемента 51, вторым входом элемента 37 и вы. ходом элемента 65, выход триггера-защелки 77 соединен с первым выходом элемента 51, второй вход элемента 51 соединен с выходом ОБМ, В 79,Блок 5 формирования одиночных импульсов (фиг. 1, 6) состоит из одновибратора 72, первый выход которого соединен с выводом резистора 80, входом элемента 81, входом элемента 33, выход Ь 2 Н 82 элемента 81 соединен с вторым входом элемента 35, вто. рой вывод резистора 80 соединен с конден. сатором 83 и вторым входом элемента 81, второй выход одновибратора соединен с первым входом ограничительного резистора 84 и конденсатора 85, третий выход соединен с шиной +.Р 1+ 5 В (позицией не показана), второй вход одновибратора 72 соединенс переключателем 86, разъемом 87 и входом , инвертора 88, выход которого соединен с вторым входом одновибратора 73, выход Б 3 В 89 одновибратора 73 соединен с входом инвертора 90 и первым входом элемента 10 блока 7 А импульсного питания (фиг, 1, ,7), выход элемента 35 соединен с первым вхо дом резистора 91, второй вывод - с конденсатором 92 и входом инвертора 62.Блока 7 А импульсного питания (фиг. 1, 7) состоит из элемента 10, первый вход которого ДЧТ В 93 соединен с выходом элемента 52 блока 4 выдачи ответа (фиг. 1, 5) и входом одновибратора 7, вывод И,ПИТ.Н 94 элемента О соединен с первым выводом резистора 95, второй вывод последнего соединен с первым выводом резистора 96 и базой транзистора 97, второй вывод резистора 96 соединен с эмиттером транзистора 97 и первым выводом резистора 98, коллектор транзистора 97 соединен с первым входом резистора 99, второй вывод которого соединен с базой транзистора 100 и первым выводом резистора 101, второй вывод которого соединен с эмиттером транзистора 100 и вторым входом переключателя Е 4, первый вход переключателя Е 4 соединен с вторым входом переключателя Е 2 и источником питания - 1.Р 2 - 2 В (позиция не показана), второй вывод переключателя ЕЗ соединен с коллектором транзистора 100 и вторым выводом резистора 98, первый вывод переключателя Е 2 соединен с вторым выводом переключателя Е 1, первым выводом переключателя ЕЗ и выводом 102 И. - 12 В, который соединен с выводом накопителя 6 (фиг. 1, 8), первый вывод переключателя Е 1 соединен с восемью отрицательными входами конденсаторов 103 - 110, второй вывод которых соединен с шиной Земля (позиция не показана); первый выход формирователя 7 подключен к входу СЧИТ.И 56 блока 3 управления (фиг. 1, 4), второй вывод - к первому выводу накопительного элемента 8, третий вывод - к второму выводу ограничительного элемента 9, второй вывод которого подключен к. источнику питания +13 Р 5 В.Накопитель 6 (фиг. 1, 8) может состоять из шестнадцати накопительных элементов 111 в 1, причем первый вход 127 переключателя 128 подключен к внешнему источнику высокого отрицательного напряжения - .)Р 2- 32 В, второй вывод переключателя 128 соединен с объединенными шинами 13 элементов 111 в 1 накопителя выходы 39,(01 - 10) А (01 в 10) блока 4 управления (фиг. 1, 4) соединены с объединенными входами А 1- А 10 элементов накопителя б, выход СЧИТ 59 блока 4 управления (фиг. 1, 4), выходы ЗАП. 129, СТИР, 130 блока 5 формирователя одиночных импульсов (фиг. 1, 6) соединены с объединенными входами КР,%К, ЯК элементов накопителя 111 - 126а лица Адрес Номер переключателя50 000000 - 017776 020000 - 037776 040000 в 776 060000 - 077776 100000 в 1177 120000 в 1377 140000 в 1577 1 2 3 4 5 7 55 5 О 15 20 25 30 35 40 45 соответственно, выводы БИС 1 46, БИС 2 4, БИСЗ 48, БИС 4 49 блока 3 управления (фиг. 1, 4) соединены с объединенными входами- 12 В элементов 111 -4, 115 - 118, 119 - 122, 123 - 126 накопителя соотьетственно, выводы 25.(00 - 03) Д(00- - 03), 25. (04 - 07) Д(04 - .07), 25. (08 - 1) Д(08 ), 25.(04 - 07), Д(04- - О) соединены с объединенными входамн ДОО - ДОЗ, ДО 4 - ДО 7, ДО 8 - Д 1, Д 12 - Д 15 элементов 111 - .114, 115 - 118, 119 - 122, 123 в 1 накопителя соответственно, выход И. - 12 В 102 блока 7 А импульсного питания (фиг. 1, 7) подключен к объединенным входам- 12 В элементов 111 - 126 накопителя.Устройство является полупроводниковой памятью емкостью 8 К байт (4 К-шестнадцати разрядных слов). Для стиоания и записч информации к устройству подключается через переключатель 128 внешний источник питания - РЗ- 32 В.В адресной части любого цикла обращения к устройству от микро-ЭВМ подается по линиям шины 19 шестнадцагиразрядное сло. во. Разряды шин 19.(1 - 0) адреса подаются на накопитель б для адресации ячеек элементов памяти. Адрес любой ячейки па. мяти запоминается в десятиразрядном регистре адреса элементов 22 - 24, входящего в блок 3 управления (фиг. 1, 4), и по сигналам (М ОБМ Н) 66, (М ДЧТ Н)93 нли (М ДЗП Н)66, 71 (фиг. 5) подается на адресные входы А 1 - А 10 микросхем накопителя 6 (фиг. 1, 8). Разряды шины 19. (11, 12) адреса (фиг. 4) через элемент 24 регистра блока 3 управления подаются на элементы 40 - 43 (фиг. 4) дешифратора, стробирование которого происходит сигналами 50 (ВБ.Н) и 53(РВ БИС Н. Сигналы выбора микросхем 46 - 49, БИС - БИС 4 (один из четырех) подаются на соответствующие четыре микросхемы памяти накопителя 6, образуя шестнадцатиразрядное слово, н подготавливают их к работе (организация одной микросхемы накопителя 1 Кх 4 разряда). Разряды шины 19. (13 - 19) адреса через дешифратор 28 поступают на переключатель 75, с помощью которого устройство настраивается на определенный номер банка согласно табл. 1.Т б 1510 Таблица 2 Адрес Сигнал 000000003776 004000 - 007776 О 0000 в 0137 014000 017776 БИС 1 БИС 2 БИСЗ БИС 4 По магистральному сигналу (М ОБМ Н) 66 и сигналу с переключателя 75, который стробируется в элементе 77, на выходе элемента 51 устанавливается сигнал (ВБ. Н) 50 (блок выдачи ответа фиг. 1, 5).Работа устройства в режиме стирания информации.В режиме стирания информации на устройстве устанавливают переключатели Е 1, Е 2 (фиг. 1), через вход,127 (фиг, 8) подают внешнее высоковольтное отрицательное напряжение - .)РЗ ( - 32 В), устанавливают переключатель 128 (фиг. 8), а также нулевой банк памяти переключателем 75 - первое положение (фиг. 5). Яа шины адреса А 1 - -Л 10 накопителя б подается один адрес из следующих массивов информации нулевого банка, табл. 2. Г 1 одача одного адреса осуществляется набором адреса во внешней магистрали на шинах 18, (00 - 15), который защелкивается в элементах 224 ре, истра адреса по магистральному сигналу 66 (М ОБМ 1-) По этому сигналу формируется с помощью элементов 8, 75, 77, 78, 51 (фиг. 5, блок 4 выдачи ответа) сигнал 50 (БВ.Н), который подготавливает приемники 52, 30 к работе. На шины одного из указанных массивов адресов 18. (00 - 15) устанавливаются данные в регистр 2 данных (фиг. 3), Устанавливается переключатель 86 (фиг. 6). Подается магистральный сигнал 64 (М ДЗП Н), который, логически умножаясь с сигналом 50 ВБ.Н), устанавливает активные сигналы (ДЗП В) 29 и (ДЗП Н) 71 (фиг, 5). По сигналу ВБ.Н 50 устанавливается один из четырех сигналов (согласно табл, 2) БИС 1, БИС 2, БИСЗ, БИС 4, поступающий на накопитель б. Сигнал 71 (ДЗП Н) запускает одновибратор 73 (фиг. 6) длительностьк им пульса 100 мс, который вырабатывает активньш сигнал 86 (83 В) и сигнал 130 (Стир), поступающий на микросхемы накопителя б. Таким образом происходит стирание информации четырех (всего 16) микросхем накопителя. После стирания информации переклкчатель 86 (фиг. 6) возвращается в исходное положение. Описанное выше необходимо повторить четыре раза согласно табл, 2, чтобы стереть весь массив накопителя б.Работа устройства в режиме записи информации,15 20 25 30 35 45 50 Записи информации должно предшествовать стиранис, после цикла Стирание на выходах Д микросхем памяти накопителя 6 устанавливается высокий уровень. Запись информации производится с интервалом не менее 20 мс. В режиме записи устанавливаются переключатели Е 1, Е 2 (фиг. 1), через вход 128 (фиг. 8) подается внешнее высоковольтное напряжение .1 РЗ( - 32 В), устанавливается переключатель 128, Устанавливается нулевой банк памяти переключателя 75 - первое положение (фиг, 5), На шины А 1 - А 10 адреса накопителя 6 подается адрес нулевого банка (табл. 1),Подача одного адреса осуществляется набором адреса во внешней магистрали на шинах 18. (00- 15), который защелкивается в элементах 22, 23, 24 регйстра адреса по магистральному сигналу бб (М ОБМ Н), По этому сигналу с помощью элементов 28, 75, 77, 78., 51 (фиг, 5, блок 4 выдачи ответа) формируется сигнал 50 (ВБ, Н), который подготавливает приемники 52, ЗО к работе.На шины 18. (00 -5) установленного адреса подаются данные в регистр 2 данных (фиг. 3), Подается магистральный сигнал 64 (М ДЗГ 1 Н), который совместно с сигналом 50 (ВБ,Н) устанавливает активные сигналы (ДЗП В) 29 и (ДЗП Н) 71 (фиг. 5). По сигналу 50(ВБ.Н) и адресам 39,(11,12) с помощью элементов 40 - 45 устанавливается один из четырех сигналов (согласно табл. 2) БИС Х, поступающий на накопитель б. Сигнал 71 (ДЗП Н) запускает одновибратор 72 (длительность импульса 10 мс), с выхода которого сигналы 32 (81 Н) и 82 ( 2 Н) поступают на элемент 35, образуя сигнал 53 (РВ БИС Н), который стробирует регистр 2 данных (фиг. 3), Данные на выходе регистра данных и на входе накопителя 6 находятся 10 мсусловие записи микросхем накопителя, Активные сигналы 32 (5 1 Н) и 53 (РВ БИС Н) формируют сигнал 129 (ЗАП), который записывает данные в микросхемы накопителя 6 (фиг. 8). Адрес 39 (01 - 10) на выходе элементов 22, 23 рег истра адреса держится в течение 10 мс сигна. лом 61 (РВ БИС В), по завершении записи в одну ячейку памяти устройство выдает ответный сигнал (.М ОТБ Н) 68 (фиг. 5, блок выдачи ответа), сигнализируя об окончании цикла записи. После записи переключатели Е 1, Е 2 возвращаются в исходное положение. Работа устройства в режиме считывания.В режиме считывания информации устанавливают переключатели ЕЗ, Е 4 (фиг. 1, 7). Устанавливается нулевой банк памяти, адрес, защелкивают его сигналом 66 (М ОБМ Н), как описано выше, подается магист1464212 формула изобретения Фис, г ральный сигнал 63 (М ДЧТ Нэ) через при. емник 52 (фиг. 1, 5, блок 4 выдачи ответа), который, умножаясь с сигналом бб (ВБ.Ньт устанавливает активный сигнал 93 ГДЧТ Веь Этот сигнал потупеет нв олновнбрвтор у .(фиг, 1, 7) - длительность задержки 1 мкс, и через элемент 10 на транзисторный блок 11 Сигнал 93 формирует сигналы 61 (РВ, БИС Вэ), 53 (РВ БИС Нэ) с помощью 1 О элементов 35, 54, 62, 91, 92 (фиг. 1, 5, блок формирования одиночных импульсов), по ко. торым устанавливаются сигналы 46 - 49 (БИС Хэ), По сигналу 93 (ДЧТ Вэ) тран. зисторный блок включается в работу и на выходе его (коллектор транзистора 100) в 15 результате подачи на эмиттер транзистора 100 напряжения появляется двенадцативоль. товый импульс, необходимый для включения в режиме считывания элементов памяти накопителя 6. Одновибратор 7 настроен на длительность 1 мкс, необходимую для прохождения сигнала через транзисторный блок 11 и установления напряжения питания - 12 В на накопитель. После этого одновиб. ратор 7 по заднему фронту импульса 56 (СЧИТ. Иэ) запускает одновибратор 55 (фиг, 1, 4), который выдает двухмикросе. кундный импульс для образования сигналов 59 (СЧИТ) и 60 (ПЕРЕД.э). По ус. тановленным сигналам адреса А 1 - А 10 выбора микросхем БИС Х, питания И. - 12 В на накопителе 6 сигнал 59 (СЧИТэ) стробирует выбранную ячейку памяти накопи. теля, на выходе которого и на входах 25,(00- 15) (фиг, 1, 2) блока сопряжения появля. ются данные, которые посылаются в магистраль ЭВМ сигналом 60 (ПЕРЕД.). Запоминающее репрограммируемое уст. ройство, содержащее накопитель и блок уп. равления, выходы которого соединены с управляющими входами накопителя, отличающееся тем, что, с целью повышения на дежности и увеличения времени хранения информации за счет импульсной подачи на. пряжения питания на накопитель, в него введены одновибратор, элемент 2 ИЛИ - НЕ, ключ питания, причем выход Чтение дан. ных блока управления накопителем соединен с входом запуска одновибратора и пер. вым входом элемента 2 ИЛИ - НЕ, второй вход которого соединен с выходом Стирание данных блока управления накопите. лем, а выход - с входом стробировання пи. тания блока управления накопителем н входом ключа питания, первый выход ключа питания соединяется с входом питания накопителя, а второй выход - с входом отрицательного источника питания устройства, выход одновибратора соединен с входом считывания блока управления накопителем.1464212 мм) ям) РВ блоиа НГ 1 Р.В. бФС д