G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 1564692

Опубликовано: 15.05.1990

Авторы: Калужникова, Конов

МПК: G11C 11/00

Метки: дисплейного, запоминающее, оперативное, растрового, терминала

...содержания подготовленной информации и метода ее .формирования возможны следующие варианты: 2 О одновременная запись во все блоки 2 (заливка или очистка .экрана); блочная запись столбцов или строк матрицы блоков 2 (что соответствует вертикальной или горизонтальной линиям 25 на экране монитора); запись в один из 1блоков 2 последующим движением с шагом +1 по строкам и/или столбцам до границы матрицы (что соответствует построению линий по алгоритмам раст О ровой графики, например по алгоритму Брезенхэма построения прямых и окружностей). Кроме того, возможна произвольная запись во все блоки 2 (блочная или построчная роспись знака-сим 35 вола или мозаика),Таким образом, режим записи О/1 по входу 11 устройства определяется ЗВМ или графическим...

Номер патента: 1569899

Опубликовано: 07.06.1990

Авторы: Балев, Гусев, Мещеряков, Мягков

МПК: G11C 11/00

Метки: информации, матричный, носитель

...- 10 мкм, объемное содержание 10-15.На электроды строк и столбцов поданы управляющие напряжения, С внешней стороны пластины 4 размещен управляемый блок9 фоновой засветки, в качестве которого может быть использован, например, осветитель ОИ,Визуализацию записи с носителя информации осуществляют с помощью щелевой оптики. При этом оптическую системуразмещают с внешней стороны пластины 1.Матричный носитель информации работает следующим образом. 45В пределах каждого записываемогосветлого участка изображения электрическое поле на границе раздела деформируемого слоя 3 и воздушного промежутказависит от разности приложенных к строке50и столбцу напряжений, расстояния междуэлектродами строки 5 и столбца 2 и диэлектрической проницаемости...

Номер патента: 1580442

Опубликовано: 23.07.1990

Авторы: Барабанов, Ивашинцов, Славин, Хролович

МПК: G11C 11/00

Метки: запоминающее, оперативное

...12 инАормации, на котором она Аиксируется сигналом, поступающим на вход управления этого регистра, При этом, ес" ли включен один из шинных Аормнрователей 5, 6 или 7, считанная инАормация поступает через него на один из выходов устройства 29, 30 или 31. Если при чтении обнаружена ошибка, то на выходе блока КИО 17 Аормируется сигнал ошибки, поступающий на второй вход регистра 14 ошибок где наличие этой ошибки запоминаетсяРегистр 14 ошибок служит также для Аиксации ошибок по четности в поступающем в уст" ройство адресе (как при записи так и при чтении) и.инйормации (только при записи). Для этого входы блока 9 контроля по четности подключены к выходам коммутатора 3, с которых поступают адрес и инАормация, сопровож 55 даемые контрольными...

Номер патента: 1596390

Опубликовано: 30.09.1990

Авторы: Батраков, Федосеев

МПК: G06F 12/00, G06F 13/16, G11C 11/00 ...

Метки: буферной, памяти

...памяти заполнен и запись зап рещена), то на входе соответствующего элемента И 32 присутствует высокий потенциал. Поэтому сигнал записи с выхода соответствующего элемента 22 задержки проходит через соответствующий элемент И 32 и элемент ИЛИ 5 на выход 13 устройства, сигнализируя о невозможностиосуществления записи в указанный блок 12 буферной памяти.Чтение информации производится припоступлении на вход 18 устройства управляющего сигнала чтения. Данный сигнал разрешает прохождение адреса выбираемогоблока 12 буферной памяти с входа 16 устроиства через группу 4 элементов И в регистр 9, В результате на соответствующем выходе дешифратора 11 появляется разрешающий потенциал, который поступает на вход элементов И 31 и ЗЗ соответствующего...

Номер патента: 1599897

Опубликовано: 15.10.1990

Автор: Сидорович

МПК: G11C 11/00

Метки: запоминающее

...следующим образом.При обращении процессора по адресу А, распознаваемому дешифратором 1, происходит обращение к ячейке блока памяти 2, адрес которой указан в счетчике 3, при этом происходит расширение памяти от одной ячейки до объема блока памяти 2. Поскольку и счетчик 3 и ячейка блока памяти 2, адресуемая счетчиком 3, соответствуют одному и тому же адресу А адресного пространства, их выборка осуществляется демультиплексором б в зависимости от предыстории обращения по адресу А, а именно, если предыдущее обращение по адресу А было чтением, а текущее - записью, выбирается счетчик 3. Во всех остальных случаях выбирается ячейка блока 2 памяти, адресуемая счетчиком 3. Этот анализ выполняют триггер 4 и элемент И - НЕ 5. При инициализации...

Номер патента: 1608746

Опубликовано: 23.11.1990

Авторы: Орлов, Тунев, Устинов

МПК: G11C 11/00

Метки: запоминающее

...идет обращение к регистру страницы и если младшие разряды данных, поступающие с магистрали ЭВМ 7 через блок 6 сопряжения на вторую группу информационных входов первой схемы 3 сравнения, совпали с информацией, установленной на первой группе информационных входов первой схемы 3 сравнения, первая схема 3 сравнения выдает сигнал СПД - сигнал совпадения данных, который поступает на первый 14 и второй 15 блоки логики, и далее первый блок 14 логики выдает сигнал У - сигнал установки в единичное состояние первого триггера 6,состояние примут сигналы ф 2 и ФЗ. Далее первый блок 14 логики в случае, если записанный в третий регистр 26 обмена адрес является адресом регистра страницы, вы ставляет на свой четвертыи выход единичный уровень сигнала...

Номер патента: 1615803

Опубликовано: 23.12.1990

Авторы: Жучков, Мягких

МПК: G11C 11/00

Метки: запоминающее, оперативное

...лишь разницей, что код младших разрядов на выходе регистра 3 состояния устанавливается таким, что на выходе коммутатора появляется сигнал 15 "Прием", а на выходе 14 блока 7 памяти присутствует сигнал "Чтение", Выборка памяти производится в этом случае сигналом 15 "Прием", поступающим на вход 13 блока 7 памяти через элемент ИЛ И 1, Переключение адреса памяти можно также производить другими сигналами 16 (в том числе и системным сигналом 17, выделяемым дешифратором 2 (адреса микропроцессорной системы), устанавливая соответствующие коды в регистре 3 состояния, Занесение и считывание информации возможно также в режиме декрементации адресного регистра, образованного счетчиамй 5 и 6. В этом случае в начале процедуры в счетчики 5 и 6 заносятся...

Номер патента: 1633454

Опубликовано: 07.03.1991

Авторы: Боженко, Кондратов, Крот, Мешков

МПК: G11C 11/00

Метки: блок, буферной, памяти, терминального, устройства

...входам блоков 6, 1 О подклюцается 8 старших разрядов счетчика 3 в кацестве АС 1 - 8. По отрицательному фронту СА 81 (фиг. Зе) адреса столбцов заносятся в блоки 6, по СА 52 (фиг. Зк) - в блоки 10 и производится выборка этих блоков (фиг. Зз, м). По положительному фронту сигналов САЬ выходы блоков 6, 10 переходят в третье состояние.При наличии сигнала ЗП на входе 13 (фиг. 4 б) по сбросу сигнала АС 8 (фиг. 4 а) устанавливаются триггера 16 (фиг. 4 г) и 17 (фиг. 4 д). В блоках 4 и 10 начинают выбираться ячейки с адресом АК 8=1. По следующему сбросу сигнала АС 8 триггер 16 сбрасывается, в результате чего на выходе элемента И 19 устанавливается уровень 1 (фиг. 4 е), поступающий на элементы ИЛИ 8 и 9 и блокирующий дальнейшую запись в блоки 6 и...

Номер патента: 1642521

Опубликовано: 15.04.1991

Авторы: Заяц, Коханчук, Яковлев

МПК: G11C 11/00

Метки: памяти, элемент

...+Вт (фиг. 2 а). Конденсатор 18 поддерживает ток, протекающий по обмотке записи, После отключения питания сердечник сохраняет на магниченность +Вг.Если же в триггере 9 к мг "агенту отключения питания был записан логический "0", то уровень "1" с инверсного выхода триггера 9 поступает на второй вход элемента 12 И - НЕ (на первом входе импульс с выхода элемента 5 И). Элемент И - НЕ 12 срабатывает и формирует отрицательный импульс, который поступает на базу транзистора 14, открывая его. Через открытый транзистор 14 и обмотку считывания трансформатора 10 течет импульс тока, который перемагничивает сердечник в состояние -Вг если сердечник находился в состоянии -Вг, то это состояние подтвердится),После включения питания выполняется...

Номер патента: 1644224

Опубликовано: 23.04.1991

Автор: Балтрашевич

МПК: G11C 11/00

Метки: запоминающее, оперативное

...первым и вторым блоками 5 преобразования адреса, никогда не совпадают,С выходов блоков 5 преобразования адреса номера выбранных накопителей 8 по- ступа.от на соответствующие входы конвейерного регистра 16 и на входы блока 15 формирования управляющих сигналов (фиг, 3).Блок 15 формирования управляющих сигналов вырабатывает признаки "Выборка накопителя", поступающие на соответствующие входы конвейерного регистра 16, и сигналы управления адресными коммутаторами 6 и коммутаторами 7 входных данных.Таким образом, осуществляется коммутация входных адресов и данных к соответствующим входам конвейерного регистра 16. По сигналу синхронизации на конвейерном регистре 16 фиксируются номеравыбранных накопителей 8, признаки выборки накопителей 8,...

Номер патента: 1644225

Опубликовано: 23.04.1991

Авторы: Волковыский, Субботкин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...данных. Схема Зб вырабатывает сигнал сброса триггера 31, после чего элемент 35 вырабатывает си, нал разрешения записи адресов и управляю.цей информации.П р и и е р 2. Выполняется чтение по адресу А 1 и запись по адресу А 2, Младшие биты адресов а 1= 1 а 2 = 0 (строка 171. Адаеса А 1 и А 2 записываются в регистры 5 и б, В триггеры 31 и 32 записываются единицы, в регистр 30 - код 01, в триггер 33 - код О. 11 э выходе 25 схемы 34 появляется комбинация 1001, в соответствии с которой выход регистра 5 подключается к адресному входу блока 2, а выход регистра б - к адресному входу блока 1. На выходах 26 и . 9 схемы 34 появляются сигналы записи блока 1 и чтения блока 2. К информационному входу блока 1 подключается через коммутатор 3 вторая...

Номер патента: 1575797

Опубликовано: 07.05.1991

Авторы: Ефименко, Лапицкий, Петровский, Прибыльский, Яковлев

МПК: G11C 11/00

Метки: запоминающее

...7,8 и блоки 16,17 на выходы 19,20 при наличии раэрещающего сигнала на входах 22,23 и науправляющих входах 24-26. Информация,записанная в накопитель 4, может бытьсчитана независимо по любому из выходов 19-21 по адресам, задаваемым на.входах 13-15. Сигналы, поступающиена входы 22,23, определяют режим прохождения информации; минуя накопитель4 или считывание с накопителя 4. 1 О Формула изобретенияЗапоминающее устройство, содержащее накопитель, блок АЬрмирователей записи, дешифратор записи, первый и второй мультиплексоры считывания, первый и второй дещифраторы считывания, первый и второй буферные блоки, причем информационные входы блока формиРователей записи являются ин 1 ЬормационНыми входами устройства, выходы бло ка...

Номер патента: 1654871

Опубликовано: 07.06.1991

Авторы: Погорелов, Торошанко

МПК: G11C 11/00

Метки: вычислительной, запоминающее, микропроцессорной, системы

...отрицательный импульс на выходе которого устанавливает триггер 7 в нулевое состояние, а также через элемент ИЛИ 8 проходит на вычитающий вход 19 счетчика 4, формируя в нем ненулевой код. При этом сигнал логической единицы с инверсного выхода триггера 7 поступает на вход 21 выборки второго блока 2 памяти, разрешая его работу, а сигнал логического нуля с прямого выхода триггера 7 запрещает работу первого блока 1 памяти. В результате в последующих машинных циклах данной команды микропроцессор обращается к блоку 2 памяти, в котором хранятся данные.Если одно из последующих обращений микропроцессора в память являет45 ся записью данных, то код данных по- .дается на информационный вход-выходустройства 23, а на вход 27 управления записью...

Номер патента: 1656591

Опубликовано: 15.06.1991

Авторы: Ваврук, Кузнецов, Онышко, Перепичка

МПК: G11C 11/00

Метки: запоминающее, оперативное

...1 памяти во время тестирования младшие (М-К) разрядов адреса поступают на адресные входы й блоков 1 памяти. Нэ вход группового чтения 12 подается сигнал, являющийся в данном случае обобщенным сигналом чтения, Блоки 1 памяти одновременно выставляют на своих информационных выходах данные, которые через буферные регистры 7 поступают на информационный выход 18 устройства. Информация с информационных выходов блоков 1 памяти поступает поразрядно на блоки 8 сравнения, При этом первые разряды й блоков 1 памяти поступают на первую схему 8 сравнения, вторые разряды - на вторую схему сравнения, последние М-е разряды поступают на М-ю схему сравнения. Количество блоков 8 сравнения определяется информационной разрядностью блоков 1 памяти,Если...

Номер патента: 1667154

Опубликовано: 30.07.1991

Авторы: Гайдучок, Матчак, Шумский

МПК: G11C 11/00

Метки: графическое, запоминающее

...оаэрешит передачусигналов с первого входа элементов на их выходы, Сигналами с Выходов элементов И группы 3 управляются Одновибраторы первой 4 л Второй 5 групп. Запуск одновибраТОРОВ ПРОИЭВОДИТСЯ ВЫСОКИМ ЛОГИЧ 8 СКИМ потенциалом, Формируемые одновибраторами 4 сигналы поступакгт на входы выборки блоков 7 памяти Во время цикла записи или считывания лнформации,После поступления очереднь,х адреса и данных для записи В запоминающее устрой- стВО необхОДимо ОпреД 8 лить, нахОДитсЯ ли В цикле записи блок 7 памяти,В который произошло обращение, и сформироватьсигнал готовности устройства. Состояние блоков 7 памятл опредег,яется сигналами с выходов группы 5 Одновиораторов, которы 8 поступают на информационные входы мультиплексора б, к управлгнощим...

Номер патента: 1674252

Опубликовано: 30.08.1991

Авторы: Ашихмин, Кондращенко

МПК: G11C 11/00, G11C 29/00

Метки: запоминающее, резервированием

...дефектов. Аналогично, если, например, происходит по заданному адресу обращение к 1-й области столбцов и к 6-й области строк, то возможна однократная ошибка, которая должна бы устраняться за счет переадресации данных от 1-й матрицы в матрицу резервных столбцов, но из-за дефектной строки по этому адресу нужно поместить данные в область, показанную вертикальной штриховкой в матрице резервных строк.Работа ЗУ с резервированием заключается в следующем. Матрицы памяти 1.1-1.0 могут содержать дефектные столбцы, строки либо отдельные ячейки, расположение которых определяется предварительно при технологическом тестировании или тестировании запоминающего устройства операционной системой, Полученная информация используется преобразователем 5 кода...

Номер патента: 1674253

Опубликовано: 30.08.1991

Авторы: Акопян, Григорьян

МПК: G11C 11/00

Метки: запоминающее

...при 1-м частично переключенном состоянии из диапазона изменений Р 1 и фиксированном предельном значении Р, уЪ - фаза входного сигнала возбуждения, составляет Лр(й) = л/2- 0(Лд (Щ=+л/2-0).Сигналы считывания О;(т) с электрода 6 поступают на детектор 8, на выходе которого по положительной полуволне пьезопреобразованных сигналов считывания формируются импульсы сигналов считывания О(й)(фиг.2 б, к и фиг.1). На электроде 6 появляется пьеэопреобразованный сигнал Оф), который совпадает по амплитуде и фазе с аналогичными параметрами сигнала считывания О 1(Мо) с электродов 6 при записи кода числа К. Посредством детектора-формирователя 13 по пьезопреобразованному сигналу Оф) формируются стробирующие импульсы О 1 и Оотг, синхронизованные с...

Номер патента: 1674254

Опубликовано: 30.08.1991

Автор: Акопян

МПК: G11C 11/00

Метки: запоминающее

...синхронизованные с отрицательной полуволной Ов(1) (фиг.2 а, з, и, к). При этом пьезопреобразованный сигнал Оф) с электрода 6 поступает на второй вход ДФС 15, а на первый вход ДФС 15 поступают сигналы возбуждения ПКМ с выхода ГИ 13. На третьем входе ДФС 15 формируются стробирующие импульсы признака поляризации Остз, Идентификация сигналов считывания О(М;) производится путем сравнения О(й) с признаком поляризации Остз (фиг.1 и фиг,2 и, к). Это позволяет выявить сигналы считывания с выходных электродов запоми-. нающих элементов матрицы, подэлектродные области которых имеют отрицательное значение вектора остаточной поляризации Р 1 = -Рг -0 (либо положительное значение Р 1 =, + Рг - 0). Например, сигналы считывания Оо, Оз, Ь на фиг.2 л...

Номер патента: 1674255

Опубликовано: 30.08.1991

Авторы: Кирилюк, Мещанинов, Романов, Филимонов

МПК: G11C 11/00

Метки: запоминающее

...ИЗ образуется единичный сигнал, по которому осуществляется выдача найденного числа 10001 из пяти старших разрядов сдвигового регистра 20 на сумматор 25. Этот же сигнал с элемента И 3 через элемент 14 задержки устанавливает триггер 12 в единичное состояние, Этим самым дается разрешение на возврат сжатой последовательности в регистре 20 сдвига в исходное состояние. Для этой цели служат элементы И 4,5, инвертор 19, схема 21 сравнения и триггер 13. Триггер 13 указывает направление сдвига сжатой последовательности для возвращения ее в исходное состояние кратчайшим путем, В частности, если триггер 13 в нулевом состоянии, то ТИ проходят через элемент И 5 и сдвиг выполняется слева направо по кольцу; если триггер 13 в единичном состоянии, то...

Номер патента: 1674256

Опубликовано: 30.08.1991

Автор: Романов

МПК: G11C 11/00

Метки: блока, выборки, информации, памяти

...через элемент 10 и элемент 12 задержки он поступает на тактовый вход сумматора 9, формирующего адрес считывания путем суммирования кода базового адреса и единицы реверсивного счетчика 4 и т.д,Таким образом, путем простого нажатия одной и той же клавиши оператор может просмотреть все справки по данной предметной области в режимелистания страниц. Если возникает необходимость вернуться к просмотру только что просмотренных данных, то оператор нажимает клавишу "Возврат" (не показана), сигнал с выхода которой поступает на вход 31 устройства и далее на один вход элемента 6, другой вход ром 7 и открывает элемент 6 по другому входу, Импульс с входа 3 проходит через элемент 6 на вычитающий выход реверсивного счетчика 4 и уменьшает его показания...

Номер патента: 1695380

Опубликовано: 30.11.1991

Автор: Сендульский

МПК: G11C 11/00

Метки: запоминающее, оперативное

...в накопитель 15,а затем с задержкой, обеспечиваемой5 элементом 12 задержки, информационноеслово, поступающее через шинный формирователь 1, записывается в накопитель 13.В режиме "Считывание многораэрядно 10 го слова" на входы устройства подаются следующие сигналы (фиг,5):1) адресные Ао-АЕ;2) выборки 03 п=1; 031-0;3) выборки режима ВИВ = О.15 Считываемое слово с информационныхвыходов накопителя 13 через шинный формирователь 1 поступает на информационные шины Оо-Оп устройства. При этомна информационный вход одноразрядного20 накопителя с выхода мультиплексора 11поступает сигнал лог, "0", поданный на информационный вход мультиплексора 11. Подвоздействием подаваемого аинхроимпульса Сп сигнал лог. "0" записывается в одно 25 разрядный...

Номер патента: 1695381

Опубликовано: 30.11.1991

Автор: Диденко

МПК: G11C 11/00

Метки: запоминающее

...13 информационными выходами устройства,Запоминающее, устройство работаетследующим образом.Для выполнения конвейерной обработки данных необходимо во время каждоготакта его работы извлечь из запоминающего устройства два операнда для текущейоперации и записать в него результат обработки по предыдущей операции. Для этого 40На адресный вход 8 устройства подают адрес А 1 чтения первого операнда, на адресный вход 9 - адрес А 2 чтения второгооперанда, а на адресный вход 10 - адрес АЗзаписи результата предыдущей операции. 45Записываемая информация Овх поступает операндов, а операционный блок начинает вырабатывать на основе считанных операндов новый результат, который поступает на информационный вход 7 устройства и записывается в следующем...

Номер патента: 1702424

Опубликовано: 30.12.1991

Авторы: Ветерис, Ветярис, Монтвилайте, Рагульскис

МПК: G11C 11/00

Метки: кодов, селекции

...1 хранятся адреса ячеек блока 2 памяти,из которых выбирается считываемая оператором-пользователем информация.После считывания содеркимое соответствующей ячейки памяти блока 1 через элементы ИЛИ 9 подается на входы регистра б.Параллельно с этим процессом импульсс выхода элемента И 56 проходит через элемент ИЛИ 59 и устанавливает триггер 62 вединичное состояние, блокируя низким потенциалом с прямого выхода триггера 62входы элементов 11 и 15, После задержкиэлементом 60 тот же импульс, во-первых.сбрасывает в исходное состояние триггер52, подтверждает нулевое состояние остальных триггеров 53 и 54 и, во-вторых, свыхода 50 селектора 32 через элемент ИЛИ20 поступает на синхронизирующий входрегистра 6 и заносит в него код с выходаблока...

Номер патента: 1705870

Опубликовано: 15.01.1992

Авторы: Бородавко, Уханов

МПК: G11C 11/00

Метки: запоминающее, оперативное

...1(к 30 о,М), Код старше(1 части 2 адресного,".агистра 1 делится на две части по Кразрядов /Одна часть соотетствует л;падшей, а другая - стаощей части разрядовкода/. В преобразователе 12 код с выхода 25млады а,т части 3 адоесного рагистрз 1 суммируется с суммой двух частей старшей части 2 адоесного регистра 1,зависимости От значения преоэразОванного кода младшей части е реса осуществляетсч перераспределение данных ипреобра; овъч 0 ад)есов сташ-.т части 2Эд)ее с ГО регистоа 1 спеди нахОГ( (тслей 10Кроме ого, при считывании инфср(ивциипод воздействи;", (рео,разо,н.ого кода 35млад,".;( Части ).реса производится перераспрс.(: ление вь(хоцн(.(х донных с выхоомнакопителет 1 л(огкду вхсдал( регистрав ы ход( (ь(х да н г ь х3 табл. ....

Номер патента: 1711229

Опубликовано: 07.02.1992

Авторы: Дидук, Махиборода, Яковлев

МПК: G11C 11/00

Метки: запоминающее

...24, подтверждая тем самым на этом входе значение сигнала "1".Одновременно (или с соответствующим сдвигом во времени) на вход 40 подают код опроса имени второго операнда, который через входы 39 опроса имени накопителя 1 поступает параллельно (по столбцу) на вторые входы блоков 19 сравнения всех ячеек 2 памяти хранения пакетов, На первые входы этих же блоков 19 сравнения поступают коды имени операндов, находящихся в соответствующихрегистрах 15 ячеек 2 памяти, обеспечивая считывание кода пакета и пе- В той ячейке памяти, где код имени на пер- редачу его на выходы 31 - 36 накопителя 1 и вых входах блоков 19 совпадает с кодом далее через выходной регистр 9 данных на имени на ее вторых входах, на выходе блока выходы 10 (фиг.1). Сигнал с...

Номер патента: 1718272

Опубликовано: 07.03.1992

Авторы: Балабанов, Вильсон, Курмаев, Кустов, Шкляев, Шустов

МПК: G11C 11/00

Метки: запоминающее

...входом блока, Дешифратор 12 адресагруппа входов-выходов регистра 2 данных реализует логическую функцию, заданнуюсоединена с информационными входами- табл.2,выходами накопителя 4. Второй выход реги- Выходы элементов ИЛИ 16-19 являютсястра 3 команд и состояния связан с входом первым, вторым, третьим и четвертымвыхозадания режима блока 6 управления, вход дами блока соответственно.10 20 25 30 35 40 50 55 Блок 6 управления (фиг.З) содержит генератор 20 тактовых импульсов, выход которого соединен с входом синхронизации сдвигового регистра 21, делитель 22 частоты, вход которого подключен к второму выходу сдвигового регистра 21. Третий выход последнего подключен к входу синхронизации триггера 23, четвертый выход - к первому входу элемента И-НЕ...

Номер патента: 1741174

Опубликовано: 15.06.1992

Авторы: Гунько, Иванов

МПК: G11C 11/00, G11C 29/00

Метки: запоминающее, оперативное

...на входе 15 блока 6 анализа ошибок устанавливается сигнал логического нулясигнал, поступивший на синхровход . блока 6, устанавливает последний в исходное состояние. Одиночный дефект скорректлрован, Возможность коррекции многократных дефе.,товзависит от сочетания видов и расположения дефектов по разрядам данной ячейки и вида записываемого в ячейку слова.,Если происходит несовпадение обратных кодов на входах блока 5, на входе 15 блока 6 анализа ошибок остается сигнал логической единицы, что с поступлением сигнала на синхровход 17 приводит к появлению сигнала "Неисправимая ошибка" на контрольном выходе 13 устройства (фиг. 4).Режим считывания, В регистр 2 поступает адрес требуемой ячейки, на вход 12 поступает сигнал "Считывания"....

Номер патента: 1748195

Опубликовано: 15.07.1992

Авторы: Иванов, Кошелев, Курбатов

МПК: G11C 11/00

Метки: взаимодействия, сигналов, считывания

...восьмому выходу многоступенчатого делителя 1 частоты, подключенного четвертой группой выходов к входам адресов считывания блока 5 запоминания информации, выходы которого соединены с информационными входами блока 3 буферной памяти, подсоединенного входами ад-.ресов считывания к другой группе выходов блока 6 запоминания управляющих сигна лов и подключенного выходами к информационным входам мультиплексора 4, Мультиплексор 4 соединен вторым управляющим входом с первым вь,".,одом формирователя 10 управля огцих сигналов, подключенного вторым выходом к входу разрешения дополнительного мультиплексора 8, Выходы дополнительного мультиплексора 8 соединены с группой информационных входов блока 15 объединения и с информационными входами...

Номер патента: 1751812

Опубликовано: 30.07.1992

Авторы: Кудрявцев, Оноков

МПК: G11C 11/00

Метки: запоминающее, оперативное

...с входом дешифратора 2, фиксатор 9 маски, первый адресный вход которого объединен с адресными входами блоков 1 памяти, второй адресный вход обьединен с первым информационным входом мультиплексора 6, управляющий вход является входом записи в порт устройства, а информационный вход объединен с информационным входом преобразователя 8 данных и является информационным входом устройства. й блоков 10 маски и М регистров 11, тактовые входы которых соединены с соответствующими выходами дешифратора 2, информационные входы объединены и соединены с выходом преобразователя 8 данных, а информационные выходы которых соединены с информационными входами соответствующих блоков 1 памяти, выход фиксатора 9 маски соединен с информационными входами блоков 10...

Номер патента: 1805496

Опубликовано: 30.03.1993

Авторы: Алдабаев, Беседовский, Конарев, Перекрестов

МПК: G11C 11/00

Метки: запоминающее

...байту он подается сматрицы 55 на групповой информационный 5вход элемента 59, на вход контрольного разряда которого поступает "1" с выхода блока2, и подвергается проверке на нечетность,Результат проверки с элемента 59 поступает на выход 30 блока 5 и в дальнейшем 10является контрольным разрядом к данномубайту. Одновременно с этими действиямибит, подлежащий записи в байт,.по цепи ДОчерез шинный формирователь 63, выход 23блока 6 поступает на второй вход элемента 15ИСКЛЮЧАЮЩЕЕ ИЛИ 11 через элементИЛИ - Н Е и, в зависимости от состояния сигнала на первом его входе, выдается в прямом или инверсном виде через выход 24 навход селектора 4, Так как на первом его 20входе уже имеется бит, подлежащий замене, то происходит сравнение этих битов.Если...