G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 424237

Опубликовано: 15.04.1974

Авторы: Владимиров, Государственное, Опь

МПК: G11C 11/00, G11C 29/00

Метки: »j—, глш1s"-"ц"•••-—-fc, запоминающее, устройствофщо

...СТПС1 ОП 1)агс ПС 1)БОГО Эазр);дя И ОТБС 1)СТИС 12 ззпцсп грстьсга разряда, з ц)ащ)д 13 четвертого разряда ззпцсп прошит ьстрсчпо чсрез отверстие 14 опроса араго разряда и ов стпс 10 Ззппсц чсВсртаГО ра 31)я;с:ц 1 дикз.ара записи псч.ности. .1 Якап:.тель сосд:шсн ровадя)И 16, 1, 18, 1 В 1 дс 1 ц ПС 1)БОГО, Б)Г;)- РОГО, тРЕтЬЕГО Е ЧетВСРтОГО РсЗРЕ:ДОБ СООТ:,Г;- ствсппо с ш;дцкатором 20 выдачи пс:стпост:с ТЗК, Ч ГО КЗ)КДЫЙ РЗ ППХ 1 РОППЗЗП сСРС;3 ОТ 3 С 1). стиЯ 11 14 5 и 8 ОГпоса с)ДПОП 1 сппага 1)23051- дз 1 п И 1(зт 01 эз е)ыдячп е 1 с 1 стпастц 1 кз) (дьц 1 ПО ОТДСЛЬПОСТП Ц 1 ЭОШПТ ВСТРС"Ц 0 сСРСЗ ОТ)С 1)- сГия 12, 15, 6 п 9 записи Т 1)стьсго, ест 3 сртого. пс 1)ВОГО и Вт 01 эаГО Р 231 э 5 ов СОО.Всгс 1 вснпа э ГОГО пндее;2 т...

Номер патента: 427379

Опубликовано: 05.05.1974

Авторы: Герасимов, Маскин

МПК: G11C 11/00

Метки: буферное, запоминающее

...Причем входы дешифратора подключены к выходам первого счетчика, а выходы - к выходам второго счетчика и ко входам реверсивного счетчика.Это позволяетты устройства.1.1 а чертеже изферного ЗУ.ЗУ содержит адресный накопитель 1, счетчик 2, счетчик 3, реверсивный счетчик 4, дешифратор 5,нулевого состояния счетчика 2, 25 узел управления б, входные 7 и выходные 8 шины адресного накопителя 1.Устройство начинает работать при произвольном состоянии его блоков.При поступлении очередного сообщения ЗО на шины 7 адресного накопителя 1 оно записывается в накопитель по адресу, равному содержимому счетчика 3. При этом содержимое счетчиков 3 и 4 увеличивается на единицу.Считывание очередного сообщения из адресного накопителя на выходные шины 8...

Номер патента: 429466

Опубликовано: 25.05.1974

Авторы: Гриц, Особое, Пресн

МПК: G11C 11/00

Метки: запоминающее, устройствофшд

...в первом такте - такте записи включены двухполярные формирователи 5, запрещающие запись 1 в нулевых разрядах записываемого числа. Если ячейка памяти свободна из-за считывания без регенерации при предыдущем обращении, то запоминающий элемент (ЗЭ) дополнительного разряда 2, находящийся в нулевом состоянии, в такте записи перемагнитится и перейдет в единичное состояние. При этом на выходе усилителя воспроизведения дополнительного разряда 4 возникает сигнал, который по шине Разрешение записи в один такт 10 поступает в блок управления 7, в результате чего цикл записи заканчивается после выполнения первого такта, а ЗУ через числовую 14, адресную 15 и сигнальную 16 магистрали подключается к другим устройствам. В ячейке, памяти после этого...

Номер патента: 432599

Опубликовано: 15.06.1974

Авторы: Мамдж, Мерзл

МПК: G11C 11/00

Метки: запол1инающее

...информации так же, как и ее за.1 ись, произгюдится последовательно во времени, на 1 ная с 1-го и кончая Я-ым рабочим разрядом.На чертеже приведена схема ЗУ, включаю- ЗО щая в себя нако.штель 1, блок спнхронизации 2, содержащий распределитель импульсов А триггер 4, элемент И б, формирователи стробов адреса, записи и считывания соответственно б, 7, 8; адресный блок управления 91 блок записи 10, состоящий цз одного общего разрядного формирователя записи 11 и Я ключевых схем 12; блок считывания 13; содержащий Я коммутационных схем И и один общий блок выделения информации 15,Предлагаемое ЗУ работает следующим образом.Импульс обращения устанавливает распределитель 3 в исходное состояние, а триггер 4 - в состояние . При этом на управляющем...

Номер патента: 434480

Опубликовано: 30.06.1974

Авторы: Косин, Папонов, Шамов

МПК: G11C 11/00

Метки: запоминающее

...- увеличение эффективной емкости и быстродействия запоминающего устройства. 30 Это достигается тем, что запоминающее устройство содержит дешифратор числа, выходы которого подключены ко входам регистра числа, и дополнительный регистр, входы которого подсоединены ко входным шинам устройства, а выходы - ко входам. дешифратора числа.На чертеже изображена блок-схема устройства.Устройство содержит накопитель 1, входы которого подключены к выходам регистров 2 и 3 адреса по координатам Х и У и регистра 4 числа, а выходы - к выходным шинам 5, дешифратор 6 числа, выходы которого подключены ко входам регистра числа, и донолнительный регистр 7, входы которого подсоединены к входным шинам 8 устройства, а выходы - ко входам дешифратора 6...

Номер патента: 435561

Опубликовано: 05.07.1974

Авторы: Дес, Киевский, Корнейчук, Тарасенко

МПК: G11C 11/00

Метки: запоминающее

...кодов 5. Другой вход схемы сравнения кодов 5 подсоединен к выходу регистра конца массива 7 с информационными входами 8 Выход распределителя импульсов 6 10 подключен ко входам адресных усилителейчтения и записи 9, выходы которых соединены со входами накопителя 10. Разрядные выходы накопителя 10 подключены ко входам усилителей чтения 11, выходы которых соеди иены со входами регистра слова 12. Выходыпоследнего подключены к усилителям записи 13, выходы которых подсоединены к разрядным,входам накопителя 10. Блок управления 3 имеет вход 14 и ряд выходов, которые сое динены с управляющими входами дешифратора 4, усилителей записи и чтения 9, регистра конца массива 7, усилителей чтения 11, усилителей записи 13 и регистра слова 12.Работает ЗУ...

Номер патента: 436388

Опубликовано: 15.07.1974

Авторы: Городний, Изобретени, Корнейчук, Небукин

МПК: G11C 11/00

Метки: запоминающее, •5»

...в регистр 5. Обратный код нового содержимого регистра 5 поступает с инверсного выхода 8 через блок схем И 9 и блок схем ИЛИ 10 в блок 11. Блок 11 декодирует кодовое слово, выдавая через блок 22 на выход 23 правильное информационное слово, и определяет кратность возможно имеющей место (исправимой) ошибки, информация о которой поступает по управляющему выходу 1 в схему 18 и суммируется с прежним содержимым этой схемы.По окончании считывания (как при наличии, так и при отсутствии неисправимой ошибки) содержимое схемы 18, представляющее собой величину кратности имеющего место в ячейке накопителя 1 отказа, сравнивает ся схемой 19 с содержимым регистра 20.Если схема 19 определит равенство крагности имеющего место отказа и силы используемого...

Номер патента: 444240

Опубликовано: 25.09.1974

Авторы: Агафонов, Голубев

МПК: G11C 11/00

Метки: буферное, запоминающее

...выбор ячейки памяти в накопителе 1.Информация содержащаяся в ячейках памяти того же адреса накопителя 2 перезаписывается по цепи регенерации (на чертеже не показана).По выбранному адресу осуществляется запись информационных символов в накопитель 1 и контрольных символов в накопитель 2 (один раз за п тактов обращения к первому накопителю, где а - количество информационных символов, преходящееся на один контрольный). Каждый такт обращения по частоте Рсопровождается тактом обращения по частоте Р, который не поступает на вход датчика адреса 5 накопителя 2, а поступает через делитель 7 на вход датчика адреса 5 накопителя 1 и производит в нем схему кода адреса, по которому запись информации в накопитель 1 не производится,Таким образом, в...

Номер патента: 446052

Опубликовано: 05.10.1974

Авторы: Иванов, Тимашев

МПК: G11C 11/00

Метки: буферное, запоминающее

...счетчика 1 увеличивается на единицу, Импульс опрашивающей частоты , в случае, если в ячейке памяти 3 записана единица, вызывает появление выходного импульса, Одновременно выходной импульс поступает на вход схемы "И" 4 и через эле;лент задержки 9 на первый вход схемы "И" 7. При прохождении выходного импульса через схему "И" 7, с помощью узла управления 2 содержимое счетчика 1 уменьшается на единицу. Наличие совместного действия входных импульсов и импульсов опрашивающей частоты с длительностями Б определяется схемой "И" 4. В случае несовпадения импульсов входной и выходной частот на выходе схемы "И" 4 сигнал отсутствует и схема формирования сигнала запрета 5 раз решает прохождение сигналов на сум мирующлй вход счетчика 1 и на вход узла...

Номер патента: 447753

Опубликовано: 25.10.1974

Автор: Булычев

МПК: G11C 11/00

Метки: запоминающее

...блока 5 подключен формирователь Ь. Выход блока 5 подключен через усилитель 2 к входу формирователя 7, Выход формирователя 7 подключен к второму входу блока 5. Вход формирователя 6 непосредственно, а3входы матриц 1 и 4 через блок 9 подключены к клемме 8,При обращении к ЗУ на клемму 8 поступает команда обращения 10. По команде 10 формирователь 6 вырабатывает импульс напряжения 11, блок 9 считывает с матрицы 1 сигнал 12 и одновременно с матрицы 4 сигнал 13, усилитель 2 передает сигнал 12 на один из входов блока 3, Блок 5 суммирует импульс напряжения 11 и сигнал 13, усилитель 2 передает сигнал 14 суммы на вход формирователя 7. Сигнал 14 достигает порога 15, при этом формирователь 7 вырабатывает стробирующий импульс 16, который поступает...

Номер патента: 447754

Опубликовано: 25.10.1974

Автор: Дормидонтов

МПК: G11C 11/00

Метки: запоминающее

...блок 6 содержитэлектрэнные реле 16, выходы которых подключены к одним входам схем "И" 17, другие вхэды которых подсоединены к управляющей шине 10, а выходы - к входамблока 6,Выход каждэй схемы "И" 17, кроме последней, подключен кэ входу последующегореле 16.Устройство работает следую 1 иим образом,Унравляющце сигналы поступают на шину 10 и одни входы схем "И" 17, кодовыеслова - на илну 11 во время паузы между управляэии 1 д 1 и идиульсадц. Первый управляюицй импульс записывает в триггере2 единицу. Сигнал с егэ выхода пэступаетии дифференицрующую схему 3, с которойэтр 1 иительный импульс, сээтветствующцйпереднему фронту импульса, через схему"ИЛИ" 4 полнятся на вхэи первого реле 16ц запускает егоС выхода реле 16 ид 1 пульсс...

Номер патента: 448480

Опубликовано: 30.10.1974

Авторы: Городний, Корнейчук, Небукин

МПК: G11C 11/00

Метки: запоминающее

...корректирующего кода.Для обращения к ячейке г-й страницы накопителя 6 адрес этой ячейки необходимо записать по входу 2 в регистр 1. При этом по адресу, записанному в регистр 4, из г-й ячейки накопителя 8 считывается слово, которое определяет силу используемого г-й страницей накопителя 6 корректирующего кода. Считан 5 10 15 20 25 30 35 40 45 50 55 ное из накопителя 8 слово поступает в регистр 10, после чего блоки 17 и 24 настраиваются на используемый код,При записи информационное слово по входу 23 поступает в блок 24, с выхода которото кодовое слово через блок схем, ИЛИ 25 запи. сываются в накопитель 6,При считывании кодовое слово из накопителя 6 поступает в регистр 12, а с его выхода через блок схем ИЛИ 14 - в блок7 (считывание кодового...

Номер патента: 448481

Опубликовано: 30.10.1974

Авторы: Анисимов, Корнилов, Седов, Шмакова

МПК: G11C 11/00

Метки: запоминающее

...из 1 ячейки памяти заносится в регистр 5 числа и поступает на преобразователь 3 5 код - напряжение, с выхода которого напряжение, пропорциональное коду регистра числа, поступает на вход преобразователя напряжение - код. По команде, управляющей работой прсобразователя , входное напряжение 10 запоминается на его зарядной емкости, Завремя хранения на зарядной емкости напряжения, пропорционального ходу ячейки к памяти, в блоке памяти происходит рсгсцердц( я кода ячейки А (чтобы прн интегрировании не 1 а уничтожилась накопленная информация) исчитывание в регистр числа кода, храня(цегося в ячейке и памяти. После этого в преобразователеначинается изменение величины напряжения, хранящегося на зарядной емко сти, и выдается на счетный вход...

Номер патента: 452854

Опубликовано: 05.12.1974

Авторы: Мурашкин, Семенова, Шатохин

МПК: G11C 11/00

Метки: запоминающее

...изображена блок-схема ЗУ,Устройство содержит блок записи 1,накопитель 2, блок чтении 3, блок передачи адреса 4 основной 5 и дополнительный 6 адресные блоки и блок управления 7.Входы 8 и 9 блока 4 подключены со 25ответственно к выходам адресных блоков 5 и 6, а выходы - ко входам блока чтения 3 Входы адресных блоков 5 и 6 подсоединены соответственно к блоку управления 7 и адресным шинам 10 и 11.Блоки 1, 7 и 3 содержат соответствен но шины записи 12, управляющую шину 13 и выходные шины 14.При наличии команд разрешения заЬиси осуществляется запись информации по адресу, определяемому кодом на входных адресных шинах записи 12. При наличии потенциала логической " 1" на управляющей шине 13 передается первый адрес через блоки 5, 4. При изменении...

Номер патента: 456301

Опубликовано: 05.01.1975

Автор: Блюмберг

МПК: G11C 11/00

Метки: информации, накопитель

...цолуволна распространяется против часовой стрелки (в направлении к точке1), а отрицательная - по часовой стрелке 1 в направлении к точке 12). Если время распространения волны вдоль одного плеча принять за едццццу, а время ее распространения от точки 10 до точки 11 - за Х, результаты анализа распространения волн в обмотке можно представить следующцм образом. Через время Х положительная полуволна от точки 10 распространится до точки 11, Встретив на своем пути в точке 11 неоднородность в виде резистора б, полуволца частично отражается так, что на резисторе выделяется только половина цацряжснцч этой полуволны, т. е. частьЕс а с амплитудой - . Выходное напряже 4 ие сигчала считывания, равное разности поЕтенциалов точек 11 ц 13, имеет...

Номер патента: 459800

Опубликовано: 05.02.1975

Авторы: Буйко, Милославский

МПК: G11C 11/00

Метки: запоминающее

...схем И 7.Устройство работает следующим образом.В исходном состоянии при поступлении на устройство импульс начала записи блока управления 2 устанавливает сдвигающий регистр 4 в исходное состояние, характеризующееся нулевым состоянием первых (п - 1) -х его разрядов и единичным состоянием последнего, и-го разряда, а также устанавливает в нулевое состояние входной 1 и запоминающий 5,регистры. Так как регистры 1 и 5 находятся в нулевом состоянии, то, несмотря на то, что на вторых входах схем И 6 имеется разрешающий уровень напряжения с и-го разряда сдвигающего регистра 4, все схемы И 6 и 7 закрыты. Все схемы И 3 также закрыты запрещающими уровнями напряжений с первых (и - 1) -х разрядов сдвигающего регистра 4. Регистр 4 соединен обратными...

Номер патента: 465655

Опубликовано: 30.03.1975

Авторы: Закроищиков, Останков

МПК: G11C 11/00

Метки: входом, многоустойчивый, памяти, счетным, элемент

...и третьей групп, а управляющая шина 25 соединена с одним из входов каждого логического элемента И - НЕ второй группы.На чертеже приведена логическая схемамногоустойчивого элемента памяти со счетным входом, где 1, 2, 3 - логические схемы 0 И - НЕ первой группы; 4, 5, 6 - логичеЛогические состояния схем (И - НЕ Выход элементов И - НЕ Значениена шинеГИ 3 4 5 б О 1 1 1 О О Во избежание состязаний выход схемы И - НЕ 2 соединен с входом схемы И - НЕ 3, Соединение каждой схемы И - НЕ второй группы большого номера со схемой И - НЕ этой же группы, но номер которой на единицу меньше, препятствует двойному срабатыванию устройства за время одного импульса счета.На чертеже шина установки начального состояния условно не показана. Она должна быть...

Номер патента: 466546

Опубликовано: 05.04.1975

Авторы: Грехнев, Землянухин, Останков

МПК: G11C 11/00

Метки: запоминающее

...И - НЕ 4 - 10, не могут изменить это устойчивое состояние, так как выход элемента И - НЕ 11 соединен со входами остальных фиксирующих элементов, и поэтому на их выходах будут логические 1.Например, если на выходах элементов обратной связи - код 101, т. е. на выходах элементов И - НЕ 1, 3 - логические 1, а на выходе элемента И - НЕ 2 - логический О, то логический О будет лишь на выходе элемента И - НЕ 10 (на двух его входахлогические 1 с выходов элементов И - НЕ 1, 3, а на третьем входе - логическая 1 с выхода элемента И - НЕ 11). На выходах элементов И - НЕ 6, 8, 9 и 11 - логические 1, так как с их выходами соединен выход 5 элемента И - НЕ 2, на выходе которого - логический О; на выходах элементов И - НЕ 4, 5 и 7 - логические 1,...

Номер патента: 474845

Опубликовано: 25.06.1975

Автор: Мамджян

МПК: G11C 11/00

Метки: запоминающее

...счетным входом триггера, 17, а его выходы управляют элементами "И" 15 и 16, тактируемыми одиночньци импульсами генератора 23 тактов и контрольных обращений, Элементы И 15 и 16 управляот соответственно входами сложения и выиитения реверсивного счетчика 18, задающего через преобразователь код-напряжение 19 сигнал управления токами выборки адресного блока упранения 3 (шина 27), Все тактовые цепи блока адаптецие, 7 итйются Ген нератором 23 тактов и контрольых обрааений (провода 28 и 29), Сигнал установки в исходное состояние формируется в блоке: режима 25 (е чертеже цепи установки в исходное состояние не показаны), Контрольные циклы адаптации продолжаются до тех пор, пока не окажется, чтоПП или пока не пройдет 2 контрольных циклов,В первом...

Номер патента: 475663

Опубликовано: 30.06.1975

Авторы: Городний, Корнейчук, Стебайло

МПК: G11C 11/00

Метки: запоминающее

...при чтении осуществляется путем задавания ее математического адреса А , . Пусть длина слова в слогах равна О, а длинна ячейки паконительпого блока г, тогда коэффициент удлинения Поскольку заданный адрес не является физическим, то для его получения пользуются соотношением между А, коэффициентом удлинения р н количеством накопительных блоков и: 15 20 25 Зо 35 40 45 50 55 60 При обращенпи к устройству на вход 2 регистра 1 подается код адреса слова А, на вход 6 регистра 5 - код коэффициента удлинения р, На входе 7 схема 4 имеет постоянную величину - обратную числу накопитель 1ных блоков в устройстве ( - ). На выходе схемы 4 образуется код выражения - . НаР входе схемы 3, согласно выражению (2), получается значение А 4 которое поступает на...

Номер патента: 479151

Опубликовано: 30.07.1975

Авторы: Волковыский, Злоьин, Королев

МПК: G11C 11/00, G11C 8/12

Метки: запоминающее

...на ферритовых сердечниках, регистр адреса 2, регистр записываемого слова 3, регистр считываемого слова 4, блок адресных формирователей считывания - записи 5, блок разрядных формирователей считывания - записи 6, блок выходных усилителей 7, блок формирователей запрета 8 и блок управления 9, который включает дешифратор адреса 10, шифратор 11 и схему 12 выработки управляющих сигналов с выходными каналами 13 (чтение), 14 (запись), 15 (восстановление). Выход 16 дешифратора адреса, выход 17 шифратора, выход 18 регистра записываемого числа и выход 19 регистра считываемого числа коммутируются выходными каналами 13, 14, 15 схемы 12,Устройство работает в двух режимах.В режиме записи устройство работает в следующем порядке. После сформирования...

Номер патента: 480110

Опубликовано: 05.08.1975

Автор: Раков

МПК: G11C 11/00

Метки: запоминающее

...коррекции 4, Совместно с звеньями питания 7 и 9 и накопителем 2 этот блок образует много- устойчивые элементы с числом состояний, определяемым коэффициентам деления делителя частоты 8. Число состояний, в свою очередь, определяет точность, с которой поддерживается неизменным, дискретный уровень запомненного нагпряжения на,данном конденсаторе. Подключение блока многозначной коррекции к раз,тичным запоминающим конденсаторам накопителя 2 осуществляется по приходе на к ммутатор 3 управляющих импульсов от де180110 П р е д м е т и з о,б р е т е н и я Агк Составитель А. ВоронинТехред Т. Миронова Корректор И. Симкина Редактор Л. Утехина Заказ 1083/1537 Изд.927 Тираж 648 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР...

Номер патента: 481067

Опубликовано: 15.08.1975

Авторы: Мартынюк, Самофалов, Харламов

МПК: G11C 11/00

Метки: запоминающее

...по . Вццо :с) аДРЕСУ ПРОЦЗВОДИС 51 С ПРСДВаРИтел:ЦОй ПодГОТОВКОП,ХСМСПТОГ. Прц ЭГОМ 1 сПСС 321 сапная информ 2 ция сИраетс 5 к Иго:",оц;1 О- дцтся слсдуюшцм образом. Все )азряды регистра числа устанавливаются В О ц отс: циалы на выходцы. шцпах регистра ггкрыва 5 :0 15 20 25 30 35 40 45 50 55 от к;очи 32 и закрыВ 2 от клочи 33. ОтрццаТСЛЬЦЫМ Ц 2 ПР 51)КЕНИЕ:51 10 ЛЬКО Ца 0 ПОМ ВЫХО- дс дешцфратора соотвстствуюгцего адреса выбранный ключ 9 открьгг. Все остальные нсВыбраццые ключи 9 и 6 закрьпы, пр:чем закрыт ключ 6 и выбранного адреса потенциалом на общей шине 8. По сигналу стирания ца управляющем входе 14 ключа 11 напряжение - Ьр через открьпый кгцоч 9 прикладь- вается к выбранной шсловой шине 7. И в результате к электродам 22 и 24...

Номер патента: 482806

Опубликовано: 30.08.1975

Авторы: Пафомов, Петровский

МПК: G11C 11/00

Метки: запоминающее, ферроакустическое

...межд собой.Работ ферроакустического запоминающего устройства происходит следующим образом.По команде Установка в исходное состояние устройство 6 стирания информации посылает импульс тока стирания через элемент 7 связи ца звукопровод ультразвуковых импульсов и переводит его в однородное исходное 1;нитное состояние. По комацде Здпись ультразвуковой преобразователь 2 возбуждает одиночный ультразвуковой импульс, распространяющийся вдоль звукопроводя, а формировстель 4 импульсов записи посылает через элемент связи последовательность импульсов тока записи в звукопровод. которая несет информацию, полученную от источника 8 информации. При этом у 1 стки звукопровода, подверженные одновременному воздействию ультразвукового импульса и импульсов...

Номер патента: 485499

Опубликовано: 25.09.1975

Авторы: Мартынюк, Самофалов

МПК: G11C 11/00

Метки: запоминающего, матрица, устройства

...контактным площадкам 13, В зависимости от последовательности технологических операций при изготовлении матрицы и требований, предъявляемых к разрядным и числовым шинам по ик входным емкостям, проводящие полоски числовых шин 7, а также разрядных 10, 11 и общих 8, 9 шин могут быть расположены как на поверхности слоев диэлектрика (см. фиг. 1) так и под ними. Итак если необходимо, чтобы шины имели малую входную емкость, о их располагают на поверхности пленок диэлектрика, диэлектрическая проницаемость которых значительно ниже диэлектрическойпроницаемости материала пластины 1.Участки материала между разрядными 255, 6 и общими 3, 4 электродами в данном варианте конструкции, числовыми 2 иобщими 3, 4 электродами в другом варианте...

Номер патента: 488256

Опубликовано: 15.10.1975

Авторы: Волков, Отчик, Слюсарь

МПК: G11C 11/00

Метки: запоминающее

...блок-схема предлагаемого устройства.Запоминающее устройство содержит датчики сигналов 1, логический элемент ИЛИ 2, блок кодирования 3, адресный регистр 4, генератор 5, блок синхронизации 6 (7 - импульс чтения; 8 - импульс добавления единицы), а также сумматор 9, накопитель 10; 11 - импульс записи.Электрический сигнал от любого датчика 1 поступает на логический элемент ИЛИ 2 и на блок кодирования 3. Выходы блока кодирования соединены со старшими разрядамио адресного регистра 4, определяющими часть пакогителя 10, принадлежащую данному дат:пку. Время накопления в каждом канале накопителя задается генератором 5, который выдает через равные промежутки времени импульсы, поступа ощие па счетный вход младших разрядов а адресного регистра 4,...

Номер патента: 489154

Опубликовано: 25.10.1975

Автор: Иванов

МПК: G11C 11/00

Метки: запоминающее

...с помощью выходов 6-9 дешифратора адреса 5 и выхода 17 дополнительного дешифратора 19, а запись слов второй страницы - с помощью выходов 10-13 дешифратора адреса 5 и выхода 18 допол нительного дешифратора 19, При этом во вторые элементы записи 20 и 21 выходом 17 дополнительного дешифратора 19 записано слово "110", а выходом 18-"100", в первые элементы записи 14 и 15 выхо дами 6-9 дешифратора адреса 5 записаны соответственно слова: 110", 100", "11" и "010", а выходами 10-13 - соответственно слова; 000", "100", "101", и "110", 40Запоминающее устройство работает следующим образом.Кодовая комбинация адреса страницы поступает с регистра адреса страницы 1на дешифратор страницы 2 и дополнитель ный дешифратор 19, Кодовая комбинация адреса...

Номер патента: 490179

Опубликовано: 30.10.1975

Авторы: Бородин, Соколов

МПК: G11C 11/00

Метки: запоминающее

...с Изобретение относится к вычислительнойтехнике и предназначено для использованияв микропрограммных устройствах управления.Известны запоминающие устройства, содержащие накопитель, первые выходы которогосоединены с соответствующими входами коммутаторов,Цель изобретения - повышение надежности устройства.Предлагаемое устройство отличается тем,что оно содеркит дешифратор, входы которого соединены с вторыми выходами накопителя, а выходы - с другими входами коммутаторов.На чертеже приведена функциональная схема устройства.Устройство содержит накопитель 1, первыевыходы которого соединены с соответствующими входами коммутаторов 2 - 2 вторыевыходы накопителя 1 соединены через дешифратор 3 с управляющими входами коммутаторов 2 - 2. В накопителе 1...

Номер патента: 491153

Опубликовано: 05.11.1975

Авторы: Колосов, Кушников

МПК: G11C 11/00

Метки: запоминающее

...3 через нелинейный ограничитель 8 прикладывается ко входу усилителя воспроизведения 9.После подачи импульса адресного тока по 25 шине 11 происходит перемагнцчцванце выбранного сердечника 10, ц на шине наводится э,д.с. При этом ко входу усилителя воспроизведения 9 прикладывается приращение напря.жения, соответствующее величине э.д.с., цаве денной на шине 3.В качестве формирователя записи 1 может быть применен, например, импульсный стабилизатор тока, имеющий высокое выходное сопротивление. Стабилизатор может быть выполнен на транзисторе 12, в базовую цепь которого включен импульсный стабилизированный источник напряжения, состоящий из делителя на резисторах 13, 14, стабилитрона 15 и транзисторного ключа 1 б, а в эмиттерную цепь - резистор...

Номер патента: 492931

Опубликовано: 25.11.1975

Автор: Бураковский

МПК: G11C 11/00

Метки: адресных, запоминающего, магнитного, оперативного, типа, токов, трансформатор, устройства, формирователя

...записи в оперативном апоминаюшем роистве о б р е т е н о р м у л а Известны трансформаторы для формирователя адресных токов магнитного оперативного запоминающего устройства типа " Хсодержащие обмотку смешения и адреснуюобмотку, намотанные на ферритовый сердечник. Однако им свойственна низкая надежность записи и считывания.Йель изобретения - повышение надежности 10работы трансформатора.Достигае:ся это благодаря тому, что трансформатор содержит регулирующие электроды,нанесенные на ферритовый сердечник,На чертеже дана схема трансформатора. 15Она содержит ферритовый сердечник 1,обмотку смешения 2, адресную обл 1 отку 3и электроды 4,При работе трансформатора управляющийток, протекающий через электроды, нагре.- 20вает материал сердечника и...