Запоминающее устройство

(51)4 С 11 С 11/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 1(46) 23.09.89. Вюл. У 35 (71) Харьковское научно-производственное объединение по системам автоматизированного управления (72) К.И.Диденко, В.Ю.Беседовский, А.Н,Конарев, В.А.Прокопенко и Г.К.Апдабаев(56) Авторское свидетельство СССР У 367456, кл, С 06 Р 13/00, 197 1.Авторское свидетельство СССР Р 898502, кл. С 06 Г 13/00, 1978. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть при,80151 ОО 1 О А 1 2менено в централизованных программируемых контроллерах, предназначенных для управления технологическими линиями и оборудованием массового производства: металлорежущим, кузнечно-прессовым, литейным и др, Цель изобретения состоит в расширении области применения устррйства за счет придания ему дополнительных свойств, позволяющих в пределах байта селективно производить запись и чтение битовой информации,включая и ее инвертирование. Устройство содержит блок 1 управления, блоки 2 и 3 памяти, селектор 4, блок 5 контроля, блок 6 двунаправленных ключей и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ . 5 ил .Изобретение относится к вычислительной технике и может быть применено в централизованных программируемых контроллерах, предназначенныхдля управления технологическими линиями и оборудованием массового производства; металлорежущим, кузнечно-прессовым, литейным и др,Цель изобретения - расширение области применения устройства путемобеспечения его работы с битовым форматом данных.На фиг.1 приведена структурнаясхема запоминающего устройства; нафиг,2 - структурная схема блока управления; на фиг.3 - структурнаясхема селекторами на фиг.4 - структурная схема блока контроля; нафиг,5 - структурная схема блока двунаправленных ключей.Запоминающее устройство содержит(фиг. 1) блок 1 управления, первый 2и второй 3 блоки памяти, селектор 4,блок 5 контроля, блок 6 двунаправленных ключей и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ7. На фиг,1 обозначены также входы8-11 блока 1 управления, вход "Инверсия" 12, выходы 13-22 блока управления, выход 23 блока 6, вход 24и выходы 25 и 26 селектора 4, входы27 и 28 и выходы 29-31 блока 5 контроля.Блок 1 управления (фиг.2) содержитпрограммно-логическую матрицу 32,35представляющую собой, например, микросхему К 556 РТ 4 А, элементы ИЛИ 33-37,элементы И 38-47 и элементы 48 и49 задержки, На фиг,2 обозначенывыходы 50-52 матрицы 32Селектор 4 содержит (фиг.З) регистр 53, мультиплексор 54, программно-логическую матрицу 55, представляющую собой, например микросхему К 573 РФ 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 56, элемент И 57 и элемент ИЛИ 58,Блок 5 контроля содержит (фиг,4)элементы НЕЧЕТНОСТИ 59 и 60, в качестве которых могут быть использованы, например, микросхемы К 155 ИП 2,элемент И-НЕ 61 и триггер 62,Блок 6 двунаправленных ключей содержит (фиг,5) с первого по четвертый шинные формирователи 63-66, первый из которых может быть выполнен,например.на микросхеме К 155 ЛА 8, авторой - четвертый - на микросхемахК 555 АП 6. Устройство может работать с битовым, баиовым и пословным форматами информации. Формат информациизадается в адресном коде старшимиразрядами А 12 А 15, которые поступают на информационные входы матрицы 32,Уровень "1" на выходе 50 матрицы 32 означает работу с блоком 2 вбитовом формате, на выходе 5 1 - работу с блоком 3 в байтовом или пословном формате, на выходе 52 - работу с блоком 2 в байтовом формате.Устройство работает следующим образом,При наличии "1" на выходе 50 матрицы 32 и входе 8 устройства реализуется режим чтения бита информациииз блока 2, При этом срабатывает элемент И 38 и его выходной сигнал через элемент ИЛИ 35 и выход 18 блока1 устанавливает шинный формирователь 63 на выдачу бита из устройства, причем на вьг оде 23 формирователя 63 в этом слу ае устанавливается уровень "1",Кроме того, выходной сигнал элемента И 38 через элемент ИЛИ 34, выход 14 блока 1, элемент ИЛИ 58 и вы -ход 25 селектора 4 включает блок 2.После этого байт из блока 2 пересылается в селектор 4, где через регистр 53 поступает на мультиплексор 54.Мультиплексор .54 по коду адресаА 9 А 11 выделяет требуемый бит, который через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ56 затем поступает на выход 26 селектора 4 и через шинный формирователь 63 - на выход 8 устройства.Если требуется инвертированиевыбранного бита, то через вход 12устройства на один иэ входов элемен -та ИСКЛЮЧАЮЩЕЕ ИЛИ 7 подается "0".Так как в это время на другом еговходе уже имеется "1", поступившаяс выхода 23 блока 6, то на выходеэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 установится "1" и по ней в селекторе 4элемент ИСКЙОЧАЮЩЕЕ ИЛИ 56 проинвертирует выбранный бит,Кроме того, считанный бит подвергается контролю для выявления возможной ошибки. Для этого байт по входу 27 поступает в блок 5,Элемент НЕЧЕТНОСТИ 59 в блоке 5 проверяет поступивший код на наличие ошибки и при ее отсутствии вы0010 Формула и з о б р 5151дает " 1", которая затем инвертируется элементом И-НЕ 61 и через триггер 62 поступает на выход 29 блока.На второй вход элемента И-НЕ 6 1 вэтом случае поступает также "1" снаходящегося в исходном состоянииэлемента НЕЧЕТНОСТИ 60,Таким образом, отсутствию ошибки при чтении соответствует "0" навыходе 29 блока 5. При наличии "1"на выходе 50 матрицы 32 и входе 9устройства реализуется режим записибита в блок 2. Причем запись битав блок 2 производится в два этапа,5 10 15 20 25 30 35 40 45 50 55 На первом этапе байт, в котором ,нужно изменить бит, пересылается из блока 2 в селектор 4 для замены бита и в блок 5 для проверки на отсутствие ошибки.На втором этапе в селекторе 4 происходит замена бита в байте, в блоке 5 - выработка контрольного разряда к байту с измененным битом, после чего происходит пересылка в блок 2 из селектора 4 байта, а из блока 5 контрольного разряда к нему.При наличии " 1" на выходе 5 1 матрицы 32 реализуется режим работы блока 3 с байтовым или пословным форматом, При работе с байтовым форматом с блоком 2 уровень "1" появляется на выходе 52 матрицы 32 и по.ступает на элементы И 47 и ИЛИ 34, а также через элемент ИЛИ 36 - на элементы И 44 и 45, Появившаяся "1" на выходе элемента ИЛИ 34 проходит через выход 14 блока 1, элемент ИЛИ 58 и выход 25 селектора 4 на блок 2 и включает его.Если "1" присутствует на входе 10 устройства, то через элемент И 45 и выход 19 блока 1 включается шинный формирователь 64 блока 6 и байт из блока 2 выдается на. выход устройства. Если " 1" присутствует на входе 11 устройства, то через элемент И 47 и выход 21 блока 1 включается шинный формирователь 65 блока 6 и байт из блока 2 выдается на выход устройства. Запись байта в блок 2 и выработка контрольного разряда к нему производятся так же, как и при работе с блохом 3. Запоминающее устройство, сс щее первый и второй блоки памя блок контроля и блок управления,н рес слова", "Формат данных", "Нечетный байт" и "Четный байт" блока уп" равления являются одноименными входами устройства, входы выбора режима первого и второго блоков памяти объединены и подключены к первому выходу блока управления, адресные входы первого и второго блоков памяти объединены и подключены к второму выходу блока управления, контрольные входы и выходы первого и второго блоков памяти соединены с соответствующими выходами и входами блока контроля, выход результата контроля блока контроля является выходом Ошибка" устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства путем обеспечения его работы с битовым форматом данных, в него введены селектор, блок двунаправленных ключей и элемент ИС- КЛЮЧАЮЩЕЕ ИЛИ, причем стробирующие входы селектора и блока контроля объединены и подключены к третьему выходу блока управления, вход "Адрес бита" которого является одноименным входом устройства, входы "Обращение", "Разрешение обращения" и "Адрес бита" селектора соединены соответственно с четвертым, пятым и шестым выходами блока управления, вход. "Результат контроля" блока управления соединен с одноименным выходом блока контроля, седьмой и восьмой выходы блока управления подключены соответственно к входам обращения к четному и нечетному байтам второго блока памяти, девятый выход бло - ка управления соединен с управляющим входом блока двунаправленных ключей, информационный вход селектора соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с информационным выходом блока двунаправленных ключей, информационный вход которого подключен к информационному выходу селектора, управляющий выход которого соединен с входом обращения первого блока памяти, второй вход элемента ИСКЛЮЧАЮ 1 ЦЕЕ ИЛИ является входом "Инверсия" устройства, первый выход.Ока управления подключен к входу ,1 нхрош 1 зации блока двунаправленных юче 11 информационные выходы первой уппы блока двунаправленных ключей динены поразрядно с информационш входами первой группы блока конля, информационными входами пер- О блока памяти и информационными дами первой группы второго блока лти, информационные выходы втогруппы блока двунаправленных клюсоединены поразрядно с информаОнными входами второй группы блока е 1 троля и информационными вхОдами торой группы второго блока памятиР Информационные выходы третьей групп 1.1 блока двунаправленных ключей являются информационными выходами устройства. информационные выходы первого блока памяти подключены поразрядно к информационным входам группыселектора и информационным входампервой группы контроля, информацион 5ные выходы группы селектора соединеныпоразрядно с информационными входамипервой группы блока контроля и с информационными входами первого блокапамяти, информационные выходы первой группы второго блока памяти соединены поразрядно с информационными вхоцами первых групп блока контроля и блока двунаправленных ключей,информационные выходы второй груп"пы второго блока памяти подключеныпоразрядно к информационным входамвторых групп блока контроля и блокадвунаправленных ключей, входы третьейгруппы которого являются информационными входами устройства,1510010 орр е 8 одписно и ГКНТ СССР изводственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 10 Составитель В.Рудакоедактор АЛотыпь Техред А. Кравчук 822/52 Тираж Государственного ко 113035, Мотета по иэо ва, Ж, Р етениям и открытия уюская наб., д. 4/5