G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 877614

Опубликовано: 30.10.1981

Автор: Конопелько

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...подключен ко второму входу выходного блока 11.Количество строк (слов) э третьем накопителе 32 и разрядность регистра 31 сдвига равны количеству исправ о ляемых разрядов накопителя 1, предусмотренному при создании устройства. Количество слов во втором накопителе 12 и разрядов (столбцов) в третьем накопителе 32 равны п 1=1 оу (г+1). Т 5Устройство работает следующим образом.В исходном состоянии все запоминающие элементы 13 второго накопителя 12 устанавливаются в нулевое состоя- зз ние нулевым сигналом, с установочного входа 37 через элементы И 29 шестой группы. При этом единичный сиг нал на выходе третьего элемента ИЛИ:25 держит открытым элементы И. 18 четвер той группы, а регистр 31 сдвига по установочному входу заносится информация 10О....

Номер патента: 879648

Опубликовано: 07.11.1981

Автор: Эйнгорин

МПК: G11C 11/00

Метки: запоминающее

...- 15с выходами преобразователя 7. Однивходы формирователей 5 подключены квыходам дешифратора 1, а другие - квыходам элементов НЕ 6.ЗУ работает следующим образом.20На вход дешифратора 1 подаетсячасть двоичного кода адреса Ал, определяющего выбор одной из ячеек вкаждой матрице 4. Дешифратор 1 наоснове двоичного кода А на своих 25выходах формирует К ортогональных па. -раллельных адресных кодов, каждый изкоторых содержит одну единицу и (п)нулей (где п - число формирователей5 в группе и определяет коды, которые поступают на один из входов формирователя 5 и определяют выбор однойиз ячеек в каждой запоминающей матрице 4. На вход дешифратора 2 подается вторая часть кода А, который35.после его преобразования преобразонвателем 7 в код Адомара...

Номер патента: 888203

Опубликовано: 07.12.1981

Авторы: Бородин, Егорова, Огнев, Столяров

МПК: G11C 11/00

Метки: автономным, запоминающее, контролем

.... В данной подматрице Н может содержаться до двенадцати единиц или нулей. Значит общее количество возможных вариантов построения матриц 2" = 4096. Отбрасывая варианты с полностью единичными строками, полностью нулевыми колонками и строками, получим количество вариантов- -1600, Количество вариантов остается все еще значительным. Необходимо теперь отобрать наиболее рациональные,. Будем исходить из следующих критериев:минимальное количество единиц в матрице Н, что приведет к уменьшению количества входов формирователей 4.1, 4.2 и 4.3, а следовательно, к уменьшению аппаратурных и временных затрат,минимальное количество элементов первой группы И 3, что приведет к уменьшению аппаратурных затрат, Анализ показал, что таких равноценных вариантов...

Номер патента: 888204

Опубликовано: 07.12.1981

Авторы: Веревкин, Кустов

МПК: G11C 11/00

Метки: запоминающее

...входами ЗУ.)На чертеже представлена функциональная схема предложенного ЗУ.На чертеже обозначены основные 1.1 - 1,п ЗУ.ЗУ содержит основные регистры 4. 1 и 4.2, дополнительные регистры 5, группы 6.1, 6.2 и 7 соответственно основных 8. 1 и дополнительных 8.2 элементов И, группы 9 элементов ИЛИНЕ 10.Выходы основных элементов И 8.1 групп 6.1 и,6.2 являются выходами 3 ЗУ, Выходы основных регистров 4. 1 и 42 соединены с первцми входами основных элементов И 8.1 групп 6.1 и 6.2 соответственно. Вторые входы основных элементов И 8.1 одной из групп 6.1 являются соответственно основными входами 1 ЗУ. Выходы доЛолнительйых элементов И 8.2 групп 7 соединены с соответствующими выходами 3 ЗУ, Выходы дополнительных регистров 5 подключены к первым...

Номер патента: 888205

Опубликовано: 07.12.1981

Авторы: Бурик, Кис, Псарев, Тищенко

МПК: G11C 11/00

Метки: запоминающее, защитой, информации, отключении, питания

...2 не подается, науправляющей шине 8 сигнал отсутствует, элементы И 5 и 6 и элементы ИЛИ 7закрыты, питание на триггеры 4 иблоки памяти 1 не подается. 20 25 Зо З 5 40 45 50 55 4Для работы устройства в режиме приема и выдачи информации с источника питания 2 подается питание, элементы ИЛИ 7 открываются, и питание поступает на блоки памяти 1.охранение информации осуществляется в нескольких режимах.В режиме кратковременного хранения информации перед снятием питания источника, питания 2 в блоки памяти 1 записывается информация, подлежащая хранению, на шину 8 подается сигнал, открывающий элементы И 6.На адресные входы 9 устройства подается такой код, который устанавливает триггеры 4 в единичное состояние,При этом элементы И 5 открываютсяи...

Номер патента: 892475

Опубликовано: 23.12.1981

Авторы: Кабаенкова, Коренев, Пуховицкий, Шидловский

МПК: G11C 11/00

Метки: запоминающее

...11 числа.Если регистр 11 числа выполнен на микросхемах, представляющих собой45 д -разрядные универсальные регистры и имеющие один стробирующий вход а Ь - нагрузочная способйость дополнительных усилителей 9 считывания, число дополнительных разрядных шин 50 б, дополнительных усилителей 9 считывания- и регулируемых элементов 10 задержки определяется формулой Временные диаграммы работы предлагаемого запоминающего устройства,5 4обозначают: О " ток опроса, д сигнал на входе усилителя считывания,Ь - сигналы на выходах усилителей считывания (сплошной линией изобра-. ражен сигнал, сформировавшийся быстрее всех, пунктирной - сигнал, сформировавшийся медленнее всех), Ч. -стробирующий сигнал, д - сигнал на выходе регистра числа.Устройство...

Номер патента: 894789

Опубликовано: 30.12.1981

Автор: Яцкевич

МПК: G11C 11/00, G11C 7/00, G11C 8/00 ...

Метки: запоминающее

...на входы соответствующих аналоговых сумматоров 2 данной координаты, с выхода которых сигналы, равные сумме входных 5 О гармонических колебаний, поступают на входы элементов 4 памяти. В зависимости от состояния опрашиваемых элементов 4 памяти входные сиг. налы появляются или не появляются на их вы. ходах, Сигналы с выходов опрашиваемых эле. 55 ментов 4 памяти через общую шину 5 поступают на входы блоков 6 считывания, в которых осуществляется частотная селекция вход 4ных сигналов и преобразование выделенных сигналов в логический уровень.Одновременное независимое обращение по одному или разным адресам элементов 4 памя. ти путем подачи кодов адре:а на определенное количество адресных блоков 1 и определение состояния этих элементов 4 на...

Номер патента: 898503

Опубликовано: 15.01.1982

Авторы: Острась, Энтин

МПК: G11C 11/00

Метки: запоминающее

...элемент ИЛИ 28 и элемент НЕ 29,Выходы элементов И 24-27 соединены соответственно со входами элементаИЛИ 28, выход которого подключен ковходу эпемента НЕ 29. Первый вход первого элемента И 24 соединен с первымивходами третьего 26 и четвертого 27элементов И и явяяется первым входомдешифратора 13. Второй вход эпементаИ 24 подкпючен к первому входу второго 25 и второму входу третьего 26 элементов И и явпяется вторым входом дешифратора 13, Третий вход эпемента И24 соединен со вторыми входами второго 25 и четвертого 27 элементов И иявпяется третьим входом дешифратора13. Третьи входы второго 1 25, третьего 26 и четвертого 27 элементов И явпяются четвертым входом дешифратора13, Выходы элемента НЕ 29 и эпемента ИЛИ 28 являются соответственно...

Номер патента: 903972

Опубликовано: 07.02.1982

Авторы: Болдырев, Верниковский, Калошкин, Левитман, Попов, Савотин, Сухопаров, Фомин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...введе-.ны элемент 11 согласования на транзисторе и дополнительный эмиттерныйповторитель 12, генератор 13 тока, ырезистор 14 и делитель напряжения изрезисторов 15 и 16. Кроме того, вкаждую строку ячеек накопителя вве 903972ден дополнительный инжекционный эле"мент 17 памяти, полностью соответствующий половинке триггерной ячейкипамяти, Элемент 17 снабжен разряднойшиной 18, подключенной к генератору 13 тока и к эмиттеру транзистораэлемента 11, согласования. Коллектортранзистора элемента 11 согласованиячерез резистор 14 выведен на положительный полюс источника питания. Наэтот же полюс выведен коллектор до-.полнительного эмиттерного повторитегня 12. База дополнительного эмиттерного повторителя 12 подключена к коллектору транзистора элемента...

Номер патента: 903973

Опубликовано: 07.02.1982

Авторы: Луговцов, Луговцова

МПК: G11C 11/00

Метки: запоминающее

...специаль" ной кнопки, импульсы с выхода которого через элемент 18 задержки поступают на счетный вход счетчика 2 и устанавливают его в состояние, соответствующее числу поступающих на его вход импульсов. Состояние счетчика дешифрюруется дешифратором 19, с выхода которого импульс поступает, например, на третий вход десятого элемента И пятой группы 21, который открывается и .пропускает единичный импульс, например, десятого разряда кода на единичный вход соответствующего триггера первой группы 6, после установки которого в единичное состояние остальные триггеры этой группы продолжают находиться в нулевом состоянии. Элемент И первой группы 10, подключенный к нулевому выходу выбранного (деся 7 90397Нулевые выходы первого 4 и второго 5...

Номер патента: 903974

Опубликовано: 07.02.1982

Авторы: Исаев, Огнев, Розанов, Сарычев, Шамаев

МПК: G11C 11/00

Метки: блоков, запоминающее, обнаружением, отказавших

...выходыподключены ко входам элемента И-НЕ21, выход которого соединен со вхо 90397 МПосле прохождения теста номера строк,где зафиксированы отказы, накапливаются в регистре 11, соот ветствующие этим отказам номера столбцов- в.регистре 12, номер отказавшего ад ресного формирователя 3 - в регистре 13Определение типа отказавшего блока по содержимому регистров проводит. ся согласно табл, 3. В ней указаны 1 о значения прямых выходов соответствующих регистров. В каждом строке табл, 3 задаются необходимые условия, которые должны выполняться одновременно, 5 Тип отказа фиксируется логической единицей на соответствующем из выходов 28 - 31, а номер отказавшего блока - на выходах 25 - 27 устройства.Для первых трех типов отказов (табл, 3) во всех...

Номер патента: 905857

Опубликовано: 15.02.1982

Автор: Яцкевич

МПК: G11C 11/00

Метки: запоминающее

...6. Каждому адресному блоку 1 соответствует определенный блок считывания 6, полосовой фильтр 18 которого пропускает сигналы с частотой генератора 12 данного адресного блока 1.Рассмотрим работу устройства в режиме считывания информации более подробно. Код адреса опрашиваемого элемента памяти 4 поступает на вход блока адреса 1, а точнее код адреса одной координаты поступает на вход первого дешифратора адреса 8 этой координаты, а код адреса другой координаты, поступает на вход второго дешифратора 9 другой координаты, при этом на одном выходе дешифратора 8 и одном выходе дешифратора 9 появляются логические сигналы, которые поступают на первые входы соответствующих ключевых элементов 7. Выходной сигнал генератора 12 в виде одно- полярных...

Номер патента: 907581

Опубликовано: 23.02.1982

Авторы: Андреева, Огнев, Пескова, Шамаев

МПК: G11C 11/00

Метки: восстановлением, запоминающее, информации

...2. - 2,Ы для случая, когда М равно семи и К равно трем.,Как видно из таблицы, данные основного накопителя 2.3 (третьего из семи) участвуют в образовании информации резервных накопителей 3.1 и 3.2. Поэтому, прежде чем записать новую информацию на требуемый основной накопитель, необходимо5 9 сначала считать старые данные одноименных секторов основного накопителя 2. 3третьего из семи) и ре - зервного накопителя 3.1 (первого из трех). Коммутатор б принимает считанную информацию и информацию, переданную на входы устройства 7, а затем передают ее на формирователь 1, осуществляющий поразрядное сложение по модулю дна старых данных сектора основного накопителя 2.3, новых данных, которые необходимо записать в этот сектор со входом устройства 7, а...

Номер патента: 911615

Опубликовано: 07.03.1982

Автор: Богданов

МПК: G11C 11/00

Метки: запоминающее

...Местоположение этой точки характеризуется ко-. ординатами как по строке, так и по кадру. При записи изображения на поле в 256 х 256 дискретов используются восьмизарядные ходы, характеризующие эти координаты. При байтовой организации выходов блока 1 используется дешифратор 2 с организацией четвертого разряда на шестнадцать выходов..Из изложенного следует, что каждая точка изображения характеризуется кодом, записываеМым и считываемым в блоке 1. Для начертанияна экране телевизионного приемника какого-либо символа необходимо записать логическую "1" или "0" по каждому из адресов, характеризующих форму и место 3 911615 аположение этого символа, Например,для,записи кодов координат, характеризующих символ, с арифметическогоустройства...

Номер патента: 911616

Опубликовано: 07.03.1982

Автор: Гаврилов

МПК: G11C 11/00

Метки: данных, ленте, магнитной

...выходов блока 2 управления, один из входов которого подключен к выходу блока 13 сравнения.Устройство работает следующим образом.Информация, подлежащая записи, поступает на шину данных с внешнего устройства, например с вычислитель" ной машины ЭВМ), Она может быть введена через блок 7 связи в буферную память 3, а после ее заполнения через блок 7 связи, шину данных 8, блок 4 связи, регистр 5 и блок кодирования- декодирования 6 передана на вход блока 1 для записи на магнитнуюленту. При необходимости, например, в случае работы с терминалом с собственной буферной памятью, информация может непосредственно передаваться на запись через блоки 4 и 6 связи и регистр 5.При воспроизведении информация проходит тем же путем в обратном...

Номер патента: 920832

Опубликовано: 15.04.1982

Авторы: Палагин, Сабельников

МПК: G11C 11/00, G11C 7/00

Метки: запоминающее

...смещением вверх. Величина смещения определяется в зависимости от позиции блока памяти и равна (1-1)епсег - при условии, чтоап,1,2 п, где и - разрядность ячейки системы памяти, в - числовыходов дешифратора адреса строки,номер позиции блока ЗУ.Логически память представляет собой линейную последовательность элементарных матриц битов, размеренностью пхп. Соответственно логическийадрес ячейки системы памяти указывает.ся двумя полями, определяющими номерматрицы битов А в системе памяти иномер ячейки А" в данной матрице.ины адреса А заведены на регистр 4Возможны четыре режима работы сис.темы памяти: запись информационного слова (1), чтение информационного слова (11), запись одноименныхразрядов слов (111), чтение одноимен.ных разрядов...

Номер патента: 924753

Опубликовано: 30.04.1982

Авторы: Крупский, Куперман, Чельдиев

МПК: G11C 11/00

Метки: запоминающее, сердечниках, ферритовых

...регистров соответственно,входы которых подключены к адреснымшинам, первый выход адресного регистраподключен к п -му входу адресного дешифратора первой ступени, а выход адресного регистра с второго по В -ыйподключены к входам адресного пешифратора первой ступени с первого по( о -1) -й соответственно.15На фиг,1 изображена схема предлагаемого устройства, на фиг. 2 - схема прошивки одного разряда накопителя.Устройство содержит накопитель 1,адресный блок 2 дешифраторов второй ступени,адресно-разрядный блок 3 пешифратороввторойступени, адресный блок 4 формирователей импульсов тока,адресно-разрядный блок 5 формирователей импульсов,тока, адресный блок 6 пешифраторов первой ступени, адресно разрядный блок 7дешифраторов первой ступени, а...

Номер патента: 926712

Опубликовано: 07.05.1982

Автор: Авдюхин

МПК: G11C 11/00

Метки: запоминающее

...зоны подключена ко входам элементов ИЛИ 34 остальных зон зо Прямые выходы триггеров 33 всех зон являются выходами 18 блока 14 управления длиной слова, Если при работе ЦВИ используются слова лишь двух форматов, достаточно одного комплекта, изображенного на фиг. 2, причем логические элементы 26, 27 и 34 могут отсутствовать, а на единичный вход триггера 33 подключается общий выход элементов И 25.Устройство работает следующим образом.При обращении к накопителю 2 адрес ячейки, в которой располагается выбираемое слово (или куда должно быть записано вводимое слово), из регистра 1 поступает в накопитель 2,а также в блок 14 управления длиной слова. Допустим, что накопитель 2 работает в двухтактном режиме (такими являются матричные накопители на...

Номер патента: 928408

Опубликовано: 15.05.1982

Авторы: Боюн, Палагин, Сабельников

МПК: G11C 11/00

Метки: запоминающее

...выпускаемых коммутаторах КП 1 серии К 155, а одноразРЯдные накопители 7 о - 7 п 1 - на полупроводниковых интегральных схемах,На Фиг. 3 обозначены количестваячеек п каждого .иэ одноразрядных накопителей 7 о - 7 1 и записанные вних информационнйе слова Ь 1 - Ьп,со о 1 1 п 11 1 п у 1и К 1 ЮдвУстройство работает следующим образом,Возможны четыре режима работыпредложенного устройства: 1) записьинформационного слова, 2) чтение информационного слова; 3) запись одноименных разрядов смежных слов; 4) чте928408 О. -.ООО О .001Д 1 1 формула изобретения ние одноименных разрядов смежныхслов.Режимы отличаются друг от другалишь комбинациями управляющих сигналов на входах 3 и 6 (см. фиг. 1).Поэтому для уяснения принципа работы устройства достаточно...

Номер патента: 938317

Опубликовано: 23.06.1982

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...с содержимым регистров 1 и 3 подключит усилители 8 через коммутаторы 9. 1 к регистру 10. 1 первого выходного канала 33 устройстваТаким5 образом, считанное первое слово из накопителя 7 поступит на первый информационный выход 27. 1 устройства. 6В дополнительном выходном канале 32 адрес второго слова, поступивший на входы 29 и 30 через регистры 14 и 15 будет передан на входы первого 20. 1 и второго 20.2 элементов И, первые входы схем 21.1 и 21.2 сравнения и входы распределителя 16,На вторые входы схем 21.1 и 21.2 сравнения. с выходов регистров 1 и 3 поступят коды адреса первого слова, поданного на входы 24 и 25. При несовпадении кодов адресов первого и второго слов, на выходе хотя бы одного из элементов НЕРАВНОЗНАЧНОСТЬ 35 фиг.2)...

Номер патента: 940235

Опубликовано: 30.06.1982

Авторы: Острась, Энтин

МПК: G11C 11/00

Метки: запоминающее

...21 первичные обмотки и вторичная обмотка 22 трансформатора.Устройство работает следующим образом.В исходном состоянии блок 15 управления не выдает управляющих сигналов. Дешифратор 1 подготавливает адрес выбираемого слова, регистр 16 подготавливает код числа для записи в накопитель 3, дешифратор 14 подготавливает адрес считываемой разрядной обмотки 18 и 19 накопителя 3.При записи информации блок 15 выдает управляющие сигналы на формирователи 2 и формирователь 5. Формирователи 2 формируют ток выбора в одну из числовых обмоток 17 накопителя 3 по адресу, сформированному дешифратором 1. Форми рователь 5 формирует ток записи кода числа, который протекает через разрядные шины 18 и 19 накопителя 3 и далее через диоды 7 на шину нулевого...

Номер патента: 942141

Опубликовано: 07.07.1982

Авторы: Пестов, Прокашев, Соловьев, Страбыкин, Шибанов

МПК: G11C 11/00

Метки: запоминающее

...данных, представляюших собой группы одноименных разрядов И чисел, производится выбор запоминающих эпементов и считывание группы разрядов и чисел из блоков па- ., мяти-го столбца матрицы, При этом на вторых входах блока 14 эпементов 25 ИСКЛЮЧАЮЩЕЕ ИЛИ появляются сигналы, соответствуюшие группе одноименных разрядов И чисел. В случае несов паденйя каких-либо разрядов считаннойгруппы с разрядом признака, соответст-вуюшие им разряды итогового регистра18 сдвига через блок 17 элементов Иустанавливаются в нулевое состояние.Если на выходе коммутатора 11 маскиустанавливается сигнал "0", то выбор,считывание и изменение содержимого итогового регистра 18 сдвига не вьшопняются. Если иа выходе второго элемента ИЛИ 21 единичный сигнап (хотя бы...

Номер патента: 942142

Опубликовано: 07.07.1982

Автор: Супрун

МПК: G11C 11/00

Метки: запоминающее, многоканальное, резервированное

...И. Таким образом, сигнал обращения поступает топько на тот из бпоков 21-2 в который в соответсч вуюшую ячейку записывается информация,При чтении информации сигнал на входе 22 не вырабатывается, а считанная с соотве тствуюшей ячейки соответствующего бнока 2 -2, информация через эпемент ИЛИ 8 поступает на информацион- .ный вход бпока 9, Когда бпоки 2-2 в каждом канапе 1 исправны, до обращения к устройству во всех разрядах регистра 12 имеются единицы, поэтому в этом спучае с выходов 231-23 коммутаторов 13-13 поступают единичные сигнапы на соответствующие входа мажоритарного эпемента 11, бпока 15 и шифратора 16, На инверсном выходе мажоритарного элемента 11 и на соответствующем входе блока 15 при этом сиг-нал отсутствует, а на прямом...

Номер патента: 942143

Опубликовано: 07.07.1982

Авторы: Дремов, Останков

МПК: G11C 11/00

Метки: многоустойчивый, памяти, элемент

...И-НЕ первой группы являютсявходами, а выходы элементов И-НЕвторой группы - выходами элемента па.мяти, введен дополнительный элементИ-НЕ, первый вход которого соединенс выходом пятого и вторым входом десятого элементов И-НЕ первой группы, второй вход дополнительного элемента И-НЕ подключен к первому входу первого и выходу шестого элементов И-НЕ первой группы, а выход соединен с первым входом шестого ивторым входом пятого элементовИ-НЕ первой группы и первымвходом первого и вторым входом шестого элементов И-НЕ второй группы,На чертеже изображена функциональная схема запоминающего элемента.Иногоустойчивый запоминающий элемент содержит первую группу элементов И-НЕ 1-10, дополнительный элементИ-НЕ 11 и вторую группу элементовИ"НЕ...

Номер патента: 943843

Опубликовано: 15.07.1982

Авторы: Аверьянов, Гарин, Елисеев, Крупин

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...из матрицы 38 элементов памяти.Если адрес, по которому производитсязапись, находится в матрице 38элементов памяти (фиг.2 б), то записьданных производится и в накопитель 4(Фиг.1),Если при чтении данных иэ накопителей 1-3 возникнетошибка, котораябудет обнаружена в блоке 8 (фиг.1),тос его второго выхода сигнал поступает на второй вход 62 (фиг,З) блока6. По этому сигналу счетчик 59 Уста:навливается в единицу, а в регистр 60с первого входа 61 блока 6 заносится.часть старших разрядов адреса (номернеисправного из накопителей 1-3). Вдальнейшем запоминающее устройствоработает следующим образом. на выходе одной из схем 40-42 сравнения) означает, что данные находятся в матрице 18 (фиг.2 а). Сигналы свыходов схем 40-42 сравнения черезвыход 47...

Номер патента: 943844

Опубликовано: 15.07.1982

Авторы: Автономов, Китович, Лебедь, Поспелов

МПК: G11C 11/00

Метки: запоминающее, оперативное

...и входам 13 признака записи каждого блока 1 памяти. Младшие адресные входы 14 всех блоков 1 памяти поразрядно объединены и связаны с соответствующими выходами 15 младших разрядов регистра 4 адреса. Точно так же поразрядно объединены и старшие адресные входы 16, но подключены к младшим выходам 17 блока 3 корректировки адреса, старшие адресные выходы 18 которого соединены со входами дешифратора 2, выходы которого, в свою очередь, подключены к входам 19 выборки соответствующих блоков 1 памяти. Информационные входы 20 регистра 5 и инФормационные входы 21 элемента И 6 подключены к тем разрядам внешней числовой магистрали 9, по которым передается соответственно ад. ресная часть команды и ее код. Элемент И б имеет внешний управляющий вход...

Номер патента: 949718

Опубликовано: 07.08.1982

Авторы: Бобровский, Карый, Малышев, Севериновский

МПК: G11C 11/00

Метки: запоминающее

...входом 10 предварительного каскада 7 соответствующих адресных формирователей 1 - 6, Необходимо отметить, что ключи 26 лишь функционально выделены в отдельный элемент. Так как рассеиваемая ими мощность незначительна, то при реализации ЗУ целесообразно размещать их в корпусе микросхемы адресных формирователей,Устройство работает следующим образом.С выхода дешифратора 9 разрешающий потенциал подается, например, на вход 8 предварительного каскада 7 адресного формирователя 1 и через элемент 28 ИЛИ на второй вход 27 ключа 26. При поступлении сигнала на шину 17 Обращение срабатывает формирователь 20 чапряжения, который из напряжения Е на шине 23 Питание формирует напряжение И, равное номинальному напряжению питания предварительного каскада 7...

Номер патента: 951391

Опубликовано: 15.08.1982

Авторы: Гаджиев, Крайзман, Степанян, Черняев

МПК: G11C 11/00, G11C 7/00

Метки: геофизической, записи, информации, сбора, хранения

...осуществляет их счет.В процессе счета этих импульсов счетчик 16 преобразует число пришедших импульсов в последовательный код. Этот код, снимаемый с выходов счетчика 16 рподается на преобразователь 6 код-аналог, а также через коммутатор 7 на входы блока 9. Преобразователь 6 код-аналог преобразует двоиц" ный код в ступенчато-возрастающее компенсирующее напряжение О. Компенсирующее напряжение Ои изиеряемое напряжение 04 поступают на схему 4,В момент равенства между собой этих напряжений на вход схемы 4 из блока 1 поступают импульсы О. толь ко первый из этих импульсов инверти" руется в схеме 4 в импульс О 1, который проходит на его выход, откуда поступает на вход триггера 15 и своим передним фронтом переключает его, в результате...

Номер патента: 951392

Опубликовано: 15.08.1982

Авторы: Гущин, Иванов, Лабутин, Покровский

МПК: G11C 11/00

Метки: доменах, информации, магнитных, носителя, цилиндрических

...между смежными сквозными каналами осуществляют напыление слоя магниторезистивного материала на слойрезиста, слой второго магнитного материала и слой резистивного материалав области между смежными сквознымиканалами и последующее удаление резиста со всей поверхности слоя резистивного материалаНа чертеже изображены этапы изготовления носителя информации,Носитель информации содержит подложку 1 иэ немагнитного граната сэпитаксиальной феррит-гранатовой плен50кой 2, на поверхности которой расположен слой 3 диэлектрика, слой 1 ре"зистивного материала, слой резиста 5,слой 6 магнитного материала, слой 7проводящего материала, слой 8 магни 55тореэистивного материала, слой 9 защитного диэлектрика.Способ реализуется следующим образом. 2 4На подложку 1...

Номер патента: 951393

Опубликовано: 15.08.1982

Авторы: Долганенко, Ерофеев, Полященко, Тарасов, Шандрин

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...устройства.Устройство работает следующим образом.50При обращении к запоминающему устройству считанная из первого и второго накопителейи 1 информация заносится в первый и второй регистры 2и 5 соответственно, При отсутствии)ошибки в считанном информационном слове блоки 3 и 6 формируют на своих выходах сигналы логической . В начале работы во всех ячейках накопителей 7 и 8 записаны единицы, и поступающая на входы элементов И групп 12 и 111 информация с регистров 2 и 5 поступает на выход устройства черезэлемент 15 ИЛИ, так как на выходахэлементов 11 и 13 И присутствуют сигналы логической .Если по адресу, код которого задан на входе устройства, информация, например, из первого накопителя 1 считывается с ошибкой, то на выходе блока 3...