G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 809365

Опубликовано: 28.02.1981

Авторы: Дикарев, Огнев, Шамаев

МПК: G11C 11/00

Метки: запоминающее

...величиной постоянной времени дифференцирования, навход 15 - сигнал управления временным селектором.Входы усилителя 10 подключены к фоодному иэ выводов резистора 7, соединенному с выходом дешифратора 3, иодному из выводов источника 8, другие выводы которых соединены с шиной 11, Выход усилителя 10 подключен Ыко входу усилителя б и входу интегратора 9, выход которого соединен суправляющим входом Формирователя 5,выход которого подключен ко входу дешифратора 4. еОЗУ в такте чтения работает следую"щим образом,В исходном состоянии блок 2 идешифраторы 3 и 4 закрыты и тока нив адресных, ни в разрядных, шинах неч 65 На вход 14 подают высокий уровень, что соответствует малой постоянной времени дифференцирования в схеме 12 подавления помехи,...

Номер патента: 809366

Опубликовано: 28.02.1981

Авторы: Бородин, Колосков, Константиновский, Лемуткин

МПК: G11C 11/00

Метки: автономным, запоминающее, контролем, постоянное, устрой-ctbo

...блока 1 памяти. Таким образом выполняется циклперезаписи информации в устройстве.Для безотказной работы устройстваколичество циклов перезаписи информа- Я ции в одной запоминающей микросхеме не должно превышать максимально допустимого значения. Поскольку смена информации в различных сегментах блока 1 памяти происходит хаотически, необходимо контролировать количество перезаписи информации для каждого сегмента, чтобы заранее определитьМомент возможного выхода его из строя.Контроль количеством циклов перезаписи выполняется следующим образом.При поступлении команды изменения информации в устройстве на вход старших разрядов регистра 4 адреса поступает код адреса сегмента первого блока 1 памяти, который дешифрируется в первом дешифраторе 3...

Номер патента: 809367

Опубликовано: 28.02.1981

Авторы: Григорьев, Фролов

МПК: G11C 11/00

Метки: запоминающее

...(при изменении напряжения дополнительного ксточника питания либо нагрузки на выходе стабилизатора 17 тока) воздействует на,транзистор 23 и величина тока, протекающего через него, практически не изменяется. Далее ток протекает через стабилитроны 21 и 20 блока 18 и утилизируется в цепях питания блоков 9, 11.Стабилитрон 20, эашунтированный конденсатором 22, образует источник стабилизированного напряжения. Это на-.пряжение подается к ключам 5 и является напряжением смещения. Таким образом, в случае, когда адрес не выбран, транзистор 23 стабилизатора тоФормула изобретения ка 17 находится в активном режиме, рабочая точка его поддерживается постоянной и стабилизированный ток используется для питания блоков раз" рядного управления.При...

Номер патента: 809368

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 11/00

Метки: запоминающее

...15 И, выход которого соединен с входами ключей 16, соединенных с дополнительными нагрузочными элементами на резисторах 17, Другие концы дополнительных нагрузочных.резисторов 17 соединены с входами усилителя 4 воспроизведения.В режиме записи блок 9 управления вырабатывает на нервом выходе управляющий сигнал, по которому в соответствии с кодом числа, находящимся в числовом регистре 8 подаются соответствующие потенциалы на выходы Формирователя 3 токов. В это же время иэ блока 9 управления (по третьему выходу) подается сигнал на Формирователь 3 разрядных токов, который и запускает его, а в блок 1 памяти, в разрядные шины, подаются положительные и отрицательные разрядные токи, соответствующие кодам (ф 1" или "Оф ) числа.Эатем с некоторой...

Номер патента: 809369

Опубликовано: 28.02.1981

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее

...с первыми входами соответствующих дискриминаторов сигналов 13, вторые входы которых подключены к выходу формирователя 11 уровня сигналов дискриминации, вход которого подключен к выходу коррелятора 7,Устройство работает следующим образом,При считывании по сигналу из блока .4 управления формирователи 2 адресных токов вырабатывают адресные токи считывания, поступающие в накопитель 1, и ток, опрашивающий формиро:ватели эталонных сигналов 5 и б,Формирующие соответственно эталонныйсигнал "1" и эталонный сигнал "0".Эталонный сигнал "1" подается на входы.корреляторон 8 первой группы, надругие входы которых приходят информационные сигналы из накопителя 1. Эти15 же информационные сигналы из накопителя 1 поступают на вторые входы корреляторов 9...

Номер патента: 809370

Опубликовано: 28.02.1981

Автор: Вайсбурд

МПК: G11C 11/00

Метки: оперативноезапоминающее, резервированное

...схема предложенного устройства.Устройство содержит рабочие 1.1- 1.п и резервный 2 блоки памяти, имекщие адресные, 3 и информационные 4 входы и выходы 5, (и+2)-входовой сумматор б по модулю два и элемент 7 ИЛИ с первым 8 и вторым 9 входами, Адресные 3 и информационные 4 входы и выходы 5 рабочих блоков памяти 1.1- 1.п и адресный вход 3 и выход 5 ре- р зервного блока 2 памяти подключены к одним из входов и выходам устройства. Одни из входов (и+2) - входового сумматора б по модулю два соединены соответственно с выходами 5 рабочих 1.1-1.п и резервного 2 блоков памяти, а другой вход соединен с первым входом 8 элемента 7 ИЛИ и другим входом устройства. Второй вход 9 элемента 7 ИЛИ подклЮчен к выходу (и+2) - входо-. вого сумматора б по...

Номер патента: 822289

Опубликовано: 15.04.1981

Авторы: Сморыго, Стенин

МПК: G11C 11/00, G11C 19/00

Метки: зарядов, информа-ционных, сравнения

...к выходу второго усилителя еНа чертеже приведена структурнаясхема устройства.Схема устройства для сравненияинформационных зарядов содержит управляемый двухканальный регистр 1сдвига информационных зарядов, входы 30 2-3 регистра сдвига, управляющие вхо822289 НИИПИ Заказ 1886/80 Тираж 6 одписно илиал ППП "Патент", г.ужгоро.Проектна ды 4-9, выходы 10-11 регистра сдвига, предварительный усилитель 12, управляемый согласующий элемент 13 совходом 14 и выходом 15, два управляемых усилителя 16 и 17 со входами 1821, блок 22 регистрации с двумя входами 23 и 24. При поступлении информационных зарядов на входы 2 и 3 управляемого двухканального регистра сдвига инФормационных зарядов 1 согласно сиг. -налам на управляющих входах 4-9...

Номер патента: 824304

Опубликовано: 23.04.1981

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее

...преапагаемое запоминающее устройство работает обычнымобразом, т.е. запись осушествпяется посигнапам с бпока 2 1 управпения, за счеткоторых опрашивается чисповой регистр5, срабатывают формироватепи 19 и 20в соответствии с коаом чиспа в чисповом регистре.Таким образом, введение в запоминаюшее устройство сумматора, бпоковсогпасования, формирователя уровня дискриминации позволяет повысить нааежность устройства. ацресных и разряцнык токов,ф управпяюшие вкоаы формироватепя строба, регист, ра чиспа и формироватепей адресных и разрядных токов соединены с выходами бпока управпения, выход формирователя строба поцкпючен к оцним из управляющих вкоцов усипчтепей считывания, введены сумматор, блоки согласования и формироватепь уровня дискриминации,...

Номер патента: 824305

Опубликовано: 23.04.1981

Авторы: Кузьменко, Мищенко

МПК: G11C 11/00

Метки: запоминающее

...в котором определяется наличие 45или отсутствие пробелов. Оановременно этот же массив поступает на вхоа первого блока 1 памяти.Блок 4 управления записью выдает сигнал в формирователь 5 при поступлении по вхоцной шине 3 коцов символов или графической информации. При этом с формирователя 5 поступает сигнал разрешающий запись этой информации в первый блок 1 памяти. В этот же момент. в первый счетчик 6 адреса и второй счетчик 7 ацреса с блока 4 управления записью поступают сигналы, которые изменяют 05 4состояние счетчиков 6 и 7, сигналами с выхоцов которых поаготавливаются к записи слеаующие ячейки первого и, второго блоков 1 и 2 памяти соответственно.При поступлении по входной шине 3 коаа пробела блок 4 управления записью...

Номер патента: 826417

Опубликовано: 30.04.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 11/00

Метки: запоминающее

...10 второи группы. Однако в каждом разряде срабатывает или разрядный формирователь 6, вырабатывающий положительный сигнал, поступающий на разделительный элемент 4 и далее в блок 1 памяти для записи 1, или разрядный формирователь 7, вырабатывающий отрицательный сигнал, поступающий на раз 55 дены дополнительные разделительные элементы, дополнительные разрядные формирователи, группы элементов И и счетчик, входы которого подключены к четвертому и пятому выходам блока управления, третий выход которого соединен с первыми входами элементов И, вторые входы которых соединены с выходами числового регистра, третьи входы элементов И одной из групп подключены к выходам счетчика, выходы элементов И соединены с входами соответствующих разрядных...

Номер патента: 826418

Опубликовано: 30.04.1981

Авторы: Матвеев, Прокашев, Страбыкин, Шибанов

МПК: G11C 11/00

Метки: запоминающее

...поступает сигнал логического нуля. Адресные сигналы старших разрядов регистра 1 адреса поступают на адресные входы всех блоков 7 памяти.Таким образом, оказывается выбранной одна ячейка блоков памяти 1-й строки матрицы.2.2, Производится считывание. Сигнал считываемого числа с информационных выходов блоков 7 памяти 1-й строки через основной блок 8 элементов ИЛИ и выходной коммутатор 10 поступает на входы выходного регистра 11 (число из выбранной ячейки памяти записывается в выходной регистр) 5 1 о о 2 о н зо 3. Запись Ь-разрядного числа.3.1. Так же, как и в и. 2.1 производится выбор ячейки памяти, в которую необходимо записать число.3,2. Производится запись. Сигналы записываемого числа с выходов входного регистра 5 через первые входы...

Номер патента: 826419

Опубликовано: 30.04.1981

Авторы: Колос, Липко, Шпак

МПК: G11C 11/00

Метки: запоминающее, оперативное

...2 И - ИЛИ - НЕ 17 - 21, при этом на выходе элемента НЕ 23 и на одном из з 5 входов элементов ИЛИ - НЕ 12 - 16 присутствует высокий уровень напряжения. С выходов элементов 2 И - ИЛИ - НЕ 17 - 21 высокий уровень напряжения поступает на входы разрешения выборки 27 накопителей 4 О 1 - 5 и запрещает выборку ячейки памяти,таким образом, накопители 1 - 5 находятся в режиме хранения.поступления следующего импульса первая ступень накопителей 1 - 5 находится в режиме хранения.При поступлении на вход 24 второго импульса записи на выходе элемента 2 И - ИЛИ - НЕ 17 и на входе разрешения выборки 27 накопителя 1 появляется низкий уровень, а на вход разрешения записи 28 этого же накопителя поступает постоянный низкий уровень напряжения с выхода элемента...

Номер патента: 834766

Опубликовано: 30.05.1981

Авторы: Голубев, Сулимов

МПК: G11C 11/00, G11C 19/00

Метки: буферное, запоминающее

...адресов в блоках 26 и 27адреса и их установку в положение,при котором адрес записи блока 26никогда не отстает от адреса считывания блока 27. Подгон аДреса записи осуществляется сигналом сменыадреса, Формирующимся на первой адресной шине 24 и поступающим черезэлемент И 29 и элемент ИЛИ 30 навход датчика 26, Считывание принятой из линии информации на выходныешины 22 обеспечивается входящимив состав устройства блоками 10-16.Датчик 10 формирует управляющие сигналы считывания с частотой, определяемой кодом на шине 22; при отсутствии информации в накопителе управляющие сигналы поступают с высокой, ограничиваемой быстродействием накопителя частотой; при наличии информации в накопителе управляющие сигналы поступают с низкой,ограничиваемой...

Номер патента: 842955

Опубликовано: 30.06.1981

Авторы: Жук, Луговцов, Михелев, Савкин

МПК: G11C 11/00

Метки: запоминающее

...элементовИЛИ 2 группы, выходы которых являютсяинформационными выходами 21.1 - 21.п устройства, Второй вход второго 9 и выход третьего 10 элементов И являются соответственно контрольными входом 22, и выходом 23устройства.Выход первого генератора импульсов 13соединен с первым входом второго элемента ИЛИ 12 и установочным входом счетчика 17, выход которого подключен ко входу дешифратора 15, выходы которого соединеныс третьими входами элементов И пятой 7группы соответственно. Выход второго элемента ИЛИ 12 подключен к нулевым входам триггеров 19, а второй вход - к вы 5 ходу второго 14 генератора импульсов И входу элемента 16 задержки, выход которогосоединен со счетным входом счетчика 17,Накопители 1 группы и накопитель 18являются...

Номер патента: 842956

Опубликовано: 30.06.1981

Авторы: Сбытов, Смирнов, Шикунов

МПК: G11C 11/00

Метки: запоминающее

...Выходы дополнительных элементов Ивторой 15 и четвертой 17 групп соединенысоответственно с управляющими входами 5других регистров 4 и со вторыми входамиэлементов И 7 соответствующих групп.На фиг. 2 изображены сигналы определенной частоты, переключающие коммутатор11 (фиг. 2 а) и поступающие для записи вустройство информационные сигналы с болеевысокой частотой (фиг. 2 б) или пачками слов(фиг. 2 в). На фиг. 2 г и 2 д показаны информационные сигналы, считываемые из запоминающего устройства.Устройство работает следующим образом.По сигналам блока 1 местного управления (фиг. 1) поступающим на вход коммутатора 11, одни из регистров 4 выбираютсядля записи в них информации, а другие -для считывания информации из них, что определяется...

Номер патента: 842957

Опубликовано: 30.06.1981

Авторы: Грачев, Ольховиков, Скосарев

МПК: G11C 11/00

Метки: запоминающее

...с адресными и вторыми уп-равляющими входами накопителя 1.Устройство работает следующим образом.При измерении непрерывной функции, когда ее мгновенные значения преобразуются в цифровой код, запоминающее устройство работает в режиме записи: преобразованные значений последовательно записываются в ячейки накопителя 1, так как сигнал разре- шения обращения к нему формируется на каждом такте работы счетчика 2 адреса. При этом шаг дискретизации измеряемой функции минимален, При увеличении длительности функции в сравнении с минимальным значением происходит переполнение счетчика 2 адреса, фиксируемое счетчиком 3 переполнений и запоминаемое регистром 4 переполнений. Начинается новый цикл обращения к накопителю 1, причем с помощью...

Номер патента: 849299

Опубликовано: 23.07.1981

Авторы: Голецкий, Завьялов, Каневский, Кузнецов, Танасюк

МПК: G11C 11/00

Метки: запоминающее

...триггера25 режима работы, на 0-вход которогопоступает логический нуль со входа 5(инверсия сигнала "Вызов" ), в резуль"тате этого последний устанавливается в состоние "0". Сигнал с выходаэлементов 30 И-НЕ поступает также наодин из входов элемента 29 И, на второй вход которого с первого тактовоговхода 32 подаются тактовые импульсыс частотой В 1 (около 6 мГц), которыев результате этого поступают с выходаэлемента 29 И на третий вход 35дополнительного формирователя 24. Впоследний поступают сигналы "Обращение" с инверсного выхода первоготриггера 25 режиме работы на первый вход 33 и состояния "Запись-Чтение" на четвертый вход 6 (с шины записьчтение). Кроме того, сигнал "Обращение" поступает на выход 10 блока 1 управления (в виде логической...

Номер патента: 849300

Опубликовано: 23.07.1981

Авторы: Коровин, Мамаев

МПК: G11C 11/00

Метки: запоминающее

...третьего ичетвертого накопителей 2. Выходы дешифратора 7 соединены со входамивыборки 6 накопителей 2, а выходы накопителей 2 - со входами элемента ИЛИ 8, выход которого является выхоДвухступенчатый триггер 1 (фиг.2) выполнен в виде блока, содержащего три В 5-триггера 10-12 и элемент НЕ 13, вход которого является счетным входом двухступенчатого триггера 1, а выход соединен с Й-входом первого 10 и 5-входом второго 11 Й 5-триггеров, нулевой выход первого Й 5-триггера 10 является импульсным выходом двухступенчатого триггера и соединен со вторым 5-входом второго 11 иР-входом третьего 12 В 5-триггеров,нулевой выход второго Й 5-триггера 11 соединен с 5-входом первого Й 5-триггера 10, в единичный выход - с 5-входом третьего 12 Й...

Номер патента: 849301

Опубликовано: 23.07.1981

Авторы: Беспалов, Бурковский

МПК: G11C 11/00

Метки: запоминающее

...31. Кроме того, сигналзО с выхода первого элемента 27 поступаПервый в" од генеРатоРа 23 сигна- ет на второй дешифратор 20, которыйлов соединен с первым входом второго опрашивает второй накопитель 11 поэлемента И 28, второй вход которого исходному адресу, установленному в реподключрн ко второму выходу первого гистре 19 адреса микрокоманд,триггера 26, а выход - ко второмУ Информация, считанная из второговходу первого счетчика 24. Входы накопителя 11 поступает в формировапервого коммутатора 25 соединены с тель 21 управляющих сигналов, сигналывыходами первого счетчика 24, однис выхода которого устанавливают в ре"из выходов - с одними из входов вто- гистре 19 адреса микрокоманд новыйрого коммутатора 30, выходами блока 40 код, поступивший...

Номер патента: 851491

Опубликовано: 30.07.1981

Авторы: Гелюх, Мелешко, Трофимов

МПК: G11C 11/00

Метки: запоминающее

...сигнала в первый адрес накопителя запишется код знака, поступающего по информационным шинам 16.После окончания сигнала по шине 17 записи срабатывает формирователь 4 и на выходе 25 вычитания появляется сигнал, запрещающий прохождение одного импульса первого такта через элемент И 9 на .тактовый вход счетчика 5, При этом изменяется на шаг фаза счетчика 5 по отношению к фазе счетчика 2 (запаздывание). Импульс записи вырабатывается элементом И 8 уже в момент, когда на выходах адресного счетчика 2 находится код второго адреса. При поступлении второго сигнала записи новый знак запишется по второму адресу, а по окончании сигнала записи вновь срабатывает формирователь 4, на выходе 25 появляется сигнал вычитания, запрещающий прохождение еще...

Номер патента: 851492

Опубликовано: 30.07.1981

Авторы: Мозолевский, Сбытов, Смирнов

МПК: G11C 11/00

Метки: буферное, запоминающее

...22, генератор 23 одиночных импульсов, конденсатор 24 и диод 25.Устройство работает следующим образом.После включения устройства счетчики 3 и 2 устанавливаются в произвольное состояние. Если на вход устройства не поступает информация, счетчик 3 не изменяет своего состояния. При неравенстве кодов счетчиков 3 и 2 с блока 4 управления через блок 6 синхронизации на счетчик 2 поступают им- З 5 пульсы. Счетчик 2 начинает последовательно изменять свои состояния до тех пор, пока коды обоих счетчиков не сравняются, причем схема 5 сравнения вырабатывает признак равенства (фиг. Зв) после поступления импульса считывания (фиг. 3 б). Признак равенства кодов с выхода схемы 5 сравнения поступает на блок 4 управления и прекращает поступление импульсов на...

Номер патента: 855729

Опубликовано: 15.08.1981

Автор: Чабан

МПК: G11C 11/00

Метки: записи, информации, считывания

...стороны цилиндра, Головы большинства амфифилических молекул представляют собой ионы, например отрицательные, Возникновение и стабильность ОЦМ связаны с тем, что головы стремятся к контакту с водой или с другим полярным растворителем, а хвосты избегают такого кон. такта. ОЦМ обь гцо ориентируются нормально к стеклянным пластинам, ограничивающим слой раствора.Устройство работает следующим образом.В начальный момент раствор 2 амфифипи. ческого вещества, содержащий ОЦМ 3, находит. ся в левой части кюветы 1, изображенной на фиг. 1, так что электроды 6 оказываются в первом ряду ОЦМ. Предварительной обработкой раствора (ггапример, пропусканием через конден. сатор) делают все ОЦМ в целом заряженными уже к началыгому моменту путем...

Номер патента: 855730

Опубликовано: 15.08.1981

Авторы: Дичка, Журавский, Забуранный, Корнейчук, Орлова, Юрчишин

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...блока 6 коррекции, другие входы - с выходами первой схемы 4 сравнения. Выход второй схемы сравнении подключен ко второму входу блока 10 управления.Устройство работает следующим образом.При реализации режима чтения на управляющий вход регистра 2 прямого кода со второго выхода блока 10 управления подается разрешающий сигнал, в результате чего кодовое слово считывается с ячейки накопителя 1 на ре-. гистр 2 прямого кода, с выхода которого оно поступает на блок 6 коррекции, Если в процес. 15 20 25 30 35 40 45 50 55 се чтения ошибки не возникают, то контрольные разряды покажут отсутствие ошибок обэтом свидетельствует сигнал на управляющемвыходе блока 6 коррекции, подключенном кпервому входу блока 10 управления, и блок10 управления выдает...

Номер патента: 858094

Опубликовано: 23.08.1981

Авторы: Косов, Савельев

МПК: G11C 11/00

Метки: запоминающее

...сигнал, устанавливающий счетчик 5 в исходноесостояние. Этот же сигнал поступаетна первый вход элемента ИЛИ 12, сигнал с выхода которого устанавливаеттриггеры 10 в "О" состояние, чтообеспечивает на их выходе управляющий потенциал, открывающий ключи 9.Открытые ключи 9 шунтируют вторыеэлементы 8 нагрузки, а первые элементы 7 нагрузки подключаются к шинепитания.Затем поступает сигнал на опросрегистра 4 числа и сигнал на запускформирователей 3 разрядных токов,которые вырабатывают разрядный токположительной полярности при записи"1" или разрядный ток отрицательнойполярности при записи "0",Далее подаются сигналы запускаЗ 0 на Формирователи 6 адресных токов.Количество этих сигналов соответствует необходимому количеству импульсов, в пачке...

Номер патента: 858095

Опубликовано: 23.08.1981

Авторы: Луговцов, Пилипенко

МПК: G11C 11/00

Метки: запоминающее

...и вы" дход 43,Выходы элементов И шестой группы 35 соединены со входами второго ре-, гистра адреса 8.Первые входы элементов И седьмой группы 36 подключены соответственно к первым входам других элементов И второй группы 10, а выходы - соответственно ко входам шестого элемента ИЛИ 41, выход которого соединен со входом второго накопителя 31, выход которого подключен к первым входам элементов И восьмой группы 37. Вторые входы элементов И седьмой 36 и восьмой 37 групп соединены с единичными выходами 27 и 28 второго регистра 8 адреса соответственно. Выходы элементов И восьмой группы 37 подключены к третьим095 7858 входам элементов группы 42 соответственно. Первые входы элементов И девятой группы 38 соединены соответственно с другими нулевыми...

Номер патента: 868831

Опубликовано: 30.09.1981

Автор: Тенк

МПК: G11C 11/00

Метки: запоминающее, оперативное

...соединен с соответствующей числовой шиной соответствующего столбца, а адресные входы усилителей подключены к соответствующим выходам второго дешифратора.На чертеже изображено оперативное запоминающее устройство.Устройство содержит ячейки 1 памяти; первый дешифратор 2, второй дешифратор 3, блок 4 записи, блок 5 считываний, блоки 6 управления, усилители 7; числовую шину 8, В оперативном запоминающем устройстве выходы первого 45 дешифратора 2 соединены с адресными . входамн соответствующих ячеекпамяти информационные входы-выходы кото)рых соединены с входами-выходами соот. ветствующих блоков управления 6, пер вые входы которых соединены с выходами второго дешифратора 3, вторые входы соединены с выходом блока 4 записи, а выходы " с...

Номер патента: 873275

Опубликовано: 15.10.1981

Авторы: Губа, Косов, Савельев

МПК: G11C 11/00, G11C 7/00

Метки: запоминающее

...режиме считывания из другихустройств ЦВИ на кодовые шины поступают сигналы кода адреса, "Запуск","УстановкаО,", "Включение дополнительного накопителя". Сигнал "Установка О подготавливает к работетриггеры регистра 1 и устанавливаетв исходное состояние триггер 1 О запуска дополнительного накопителя 6,Сигналы кода адреса через регистрадреса поступают на дешифратор иформирователь 2 адресных токов, и посигналу "Запуск" в выбранной числовой линейке накопителя 3 протекаетток опроса, Формируя в выходных шинахнакопителя сигналы "О" и "1". Этисигналы из-за помех могут значительно,отличаться друг от друга, чтозатрудняет их надежное различение.В случае поступления из кодовой шины сигнала "Включение дополнительного накопителя" сигнал "Запуск"...

Номер патента: 873276

Опубликовано: 15.10.1981

Авторы: Смирнов, Софийский

МПК: G11C 11/00

Метки: запоминающее

...с прямого выхода 5 регистра 5 инФормации. Одновременнов ассоциативный накопитель 2 поступает синдром одиночной ошибки 5,.1,1Условием загиси укаэанной информациив ассоциативный накопитель 2 является неравенство нулю синдрома 5 .При записи кода числа в запоминающееустройство по адресу А одновремен 1но происходит поиск информации5 , Ь 11 с признаком А в ассоциативном накопителе 2. При наличии5 ,ь" в ассоциативном накопителе синдром 5" расшифровывается дополнительным дешифратором 13 и осуществляет выборку -го сумматора 14, который сравнивает значение константнойнеисправности с 1 со значением 1-горазряда записываемого кода числаи через первый элемент ЛЛИ 5выдает результат сравненинс р"+ЫО 35в ассоциативный накопитель 2 и...

Номер патента: 875456

Опубликовано: 23.10.1981

Авторы: Бородин, Егорова, Огнев, Столяров

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...его в (А) контрольный разряд первого накопителя 1, Для выбранного модуля А количество контрольных разрядов, вырабатываемых формирователями контрольных сигналов первой группы 4 определяется иэ выражения Ки = 1 + 1 од 1 А 1, где )од А)- целая часть числа. Количество панелей памяти первого накопителя с разрядностью (А) для выбранного модуля А определяется величиной модуля А, и при этом одна панель памяти первого накопителя 1 отводится для записи контрольных разрядов по четности.Общая информационная разрядность числа для выбранного модуля А может быть не более величины М = 1 Л)(А).В табл. 1 приведены различные харак.теристики, которые позволяют выбрать нужный модуль для коррекции оыибон,Таким образом, при выбранном нечетном модуле Л...

Номер патента: 877613

Опубликовано: 30.10.1981

Авторы: Гусев, Иванов, Кренгель, Персов, Шагивалеев, Ярмухаметов

МПК: G11C 11/00

Метки: запоминающее

...активиэируюшие соответствующий адресный вход блока памяти адресов 1. Третьим источником являетсяблок счетчиков 9. Какой из источниковадреса должет быть подключен к соответствующему дешифратору 5 и 6, оп"ределяется коммутаторами 7. Коммутаторы подключают к дешифраторамюйбо наиболее приоритетный источник - таковым является вход устройства (с пульта вмешивается оператор - ему дан высший приоритет),либо тот источник, подключение которого определяется состоянием регист"ра 10 признаков адресов дополнитель-,ными разрядами блока 8 памяти микропрограмм,При адресации блокапамяти адресов из блока 8 памяти микропрограммкоммутаторы 7 работают следующим образом (фиг. 2): часть разрядов (поле)адреса задает номер ячейки блок 4 памяти адресов, а другой...