G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 953669

Опубликовано: 23.08.1982

Авторы: Голоборщенко, Гришина, Ероховец

МПК: G11C 11/00

Метки: запоминающее, многоканальное

...канал 34 устрой"ства с адресными 35 и информационными 36 входами, и информационными 37выходами устройства, управляющий вход38 и индикаторный выход 39 устройства.Каждый из преобразователей 16 и16 содержит сумматор по модулю два 2 эи дешифратор (не показаны),Устройство работает следующим образом.. Код адреса первого слова поступает от первого устройства-потребителя на входы 31 первого 30 канала.Одновременно на входы 35 второго 34канала может быть подан код адресавторого слова. При этом наибольшийинтерес представляет, во-первых,несовпадение кодов адресов обоихслов и несовпадение кодов на выходах обоих преобразователей 16и 16, во-вторых, совпадение кодовадресов обоих слов или совпадениекодов на выходах обоих преобразователей 16 и 16 при...

Номер патента: 955196

Опубликовано: 30.08.1982

Автор: Ткачев

МПК: G11C 11/00

Метки: запоминающее

...накопителя 1 содержатся единицы, они будутсчитываться. При этом в разряды за-.писывается ноль. Но как только присчитывании из очередного разряда навыходе накопителя 1 будет нулевойсигнал, появится импульс на другомвыходе ключа 10 и в следующем такте на выходе. элемента 3 задержКисформируется сигнал, который посту-.пит на вход установки в ноль распределителя 5 и на вход Формирователя8 записи, который опросит дешифратор б. Перед этим дешифратор 6 был установлен распределителем 5, поэтому он выдаст импульс в тот же разряд 4 О5 О 55 6065 к одному из выходов дешифратора, один из выходов - к входу второго элемента задержки другой выход второго ключа является выходом устройства, а выходы дешифратора подключены к разрядным входам накопителя.На...

Номер патента: 955197

Опубликовано: 30.08.1982

Авторы: Горшков, Рябуха

МПК: G11C 11/00

Метки: запоминающее, обнаружением, ошибок

...состОянии регистры 2-4, а также реверсивный счетчик 13 обнулены, В режиме записи код адреса и 60 код записываемого слова подаются соответственно на входы регистра 4 и, через группу элементов ИЛИ б, на входы регистра 2 и производится запись слова в соответствующую ячейку нако пителя 1, Одновременно код адреса и код записываемого слова подаются соответственно на сумматор 7 и, через элементы ИЛИ 5 на сумматор 8, которые вырабатывают бйты четности адреса и записываемого слова, Биты четности объединяются сумматором 9 в результирующий бит. С управляющего входа 14 на вход элемента НЕ 11 при этом поступает нулевой сигнал. Следовательно, на выходе элемента НЕ 11 при этом будет единичный уровень. В случае единичного значения результирующего бита...

Номер патента: 957272

Опубликовано: 07.09.1982

Авторы: Афанасьев, Гужавин, Кокаев

МПК: G11C 11/00

Метки: запоминающее, многоканальное

...увеличивается на единицу. После этого содержимое регистра 3 записывается в первую адресную часть регистра 6, содержимое которого, в свою очередь, записывается в ячейку, адрес которой указан в регистре 2. Затем производится передача содержимого регистра 3 в регистр 2. Описанный процесс повторяется, пока не будут размечены все ячейки блока 5, после чего регистр 2 обнуляется, а в регистре 3 устанавливается адрес первой ячейки блока 5. 5 10 15 20 25 Зо 35 40 45 в блок 5 по адресу, содержащемуся в регистре 3,Если записываемый символ является первым, то содержимое регистра 3 переписывается в регистры 1 и 2, в противном случае в регистр 6 считывается содержимое ячейки адрес которой указан в регистре 2. В первую адресную часть регистра 6...

Номер патента: 957273

Опубликовано: 07.09.1982

Автор: Конопелько

МПК: G11C 11/00

Метки: запоминающее, информации, коррекцией

...дополнительную подматрицу, при обращении к третьей дефектной основной подматрице - в три дефектные подматрицы 3 при условии, что при этом опрашивается одновременно не более одного дефектного элемента памятиСигналы на выходах 43 регистра 40(фиг. 1) указывают на дефекты дополнительных подматриц 3, а информация на выходах 34 и 35 указывает на дефекты основЗ 5 нЫх.подматриц 3. Например, в регистре 40хранится слово 10:01000000:0000000 1: при К, равном восьми. Это значит, что дефектными являются первая дополнительная, вторая и восьмая основные подматрицы 3. Рассмотрим для этого примера занесение информации в накопитель 2.При записи информации на входы 11,10 и 12 устройства подаются соответственно сигналы записи, разрешения записи и управления....

Номер патента: 959158

Опубликовано: 15.09.1982

Автор: Гуревич

МПК: G11C 11/00

Метки: запоминающее

...поступлении управляющего сигнала по входу 4,1, После этого адресная магистраль 1.1 готова к приему следующего адреса на буферный адресный регистр 2,2 этой группы каналов. По управляю щему сигналу, поступившему по входу 4.2, этот адрес принимается на буферный адресный регистр 2,2 второго канала первой группы. Тем временем код адреса, хранимый в буферном адресном регистре 2.1, поступает в адресный блок 5.1. При этом отпирается соответствующая пара коммута-, ционных элементов 7.1 и 10.1 первого канала первой группы, и происходит коммутация выходов 8.1 и входов 9.1 первого канала первой группы с выходами и входами одного из элементов 11 памяти. Аналогично, во втором канале первой группы адрес, хранимый в буферном адресном регистре 2.2,...

Номер патента: 959159

Опубликовано: 15.09.1982

Авторы: Агаханян, Любченко, Фирстов, Чистяков, Якобсон

МПК: G11C 11/00

Метки: запоминающее, оперативное

...передачи на выход устройс 1 ва Запроса обслуживания однобитной информации, первый 12, второй 13 к третий 14 накопители, четвертый накопитель 15, предназна" ченный. для проведения операций над массивами данных, хранящихся в накопктелях 12 и 13, первую 16 и вторую 17 группы усилителей, регистр 18 ад реса дополнительный регистр 19 адреса, предназначенный для хранения кода, определяющего номер бита информации, выводимого мультиплексором 11, регистр 20 команд, регистр 21 кода операций и блок 22 согласования уровней,. напряжений.ОЗУ может работать в режимах записи и считывания информации, а также проведения арифметических операций и операций над массивами. Возможны следующие режимы работы устройстваг запись в регистр 5 и одновременно в...

Номер патента: 960950

Опубликовано: 23.09.1982

Авторы: Антонов, Пафомов, Порецкий, Смирнов

МПК: G11C 11/00

Метки: информации, накопителя, ферроакустического

...проволоки из ферро"960950 формула изобретения магнитного материала по параллельныя пазам диэлектрической подложки после отвердевания компаунда, соединения концов. проволоки из ферромагнитного материала с контактными площадками и удаления компаунда, а демпфирование 5 носителя информации осуществляют путем нанесения демпфирующего материала на части проволоки из ферромагнитного материала на другом торце диэлектрической подложки. ОНа чертеже показана конструкция Ферроакустического накопителя информации.Устройство содержит носитель 1 информации, шины 2 записи-считывания, 15 демпфер 3, диэлектрическую подложку 4 с контактными площадками 5, крышку 6, магнитные экраны 7, область 8 нанесения компаунда.При экспериментальной проверке способа...

Номер патента: 963088

Опубликовано: 30.09.1982

Авторы: Луговцов, Луговцова

МПК: G11C 11/00

Метки: запоминающее, резервированием

...И 44. При этом открывается тот элемент И этой группы, на входах которого происходит совпадение сигналов высокого уровня с единичного выхода. одного из триггеров 5 регистрачисла, хранящего первую единицу кода, и с того выхода дешифратора 8, порядковый номер которого (не считая нулевого выхода) совпадает с порядковым номером первого неисправного разряда ЗУ. При этом происходит переключение в единичное состояние триггера 48 или первого триггера одного из регистров 49 адреса, в результате чего закрываются соответствующие элементы И 36 и 40 и открываются соответствующие элементы И 37 иКроме того, закрывается элемент И 56, блокируя триггер 48 и первые триггеры регистров 49 адреса по единичным входам, что исключает установку в...

Номер патента: 963089

Опубликовано: 30.09.1982

Автор: Конопелько

МПК: G11C 11/00

Метки: запоминающее

...слова матрицы 33 происходит запись входной информации.В режиме считывания сигналы по входам 9 и 19 - 22 отсутствуют. При этомэлементы И закрыты, а сигналы о состоянии опрашиваемых элементов 3 памя ти поступают с выходов блока 5 считывания на выходы 13 устройства без изменения, поскольку нулевой сигнал навходе 18 держит закрытыми дешифратор16 и элементы И 17, 30В случае, когда в матрице 33 элементов 3 памяти исправна только одна подматрица 34, а в остальных трех подматрицах 34 имеется не более одного отказавшего элемента 3 памяти из трех одновременно опрашиваемых для каждого слова, работа устройства происходит следующим образом,На вход 18 подается единичный сигнал. На входы 21 и 22 подаются сигналы, которые указывают какая из подматриц...

Номер патента: 963090

Опубликовано: 30.09.1982

Авторы: Корнейчук, Михайлов, Тарасенко, Торошанко

МПК: G11C 11/00

Метки: запоминающее

...слово, цикл обращения кпредлагаемому ЗУ состоит из К последовательных обращений к одному н тому жеадресу накопителя 1,Рассмотрим работу ЗУ в режимах за- ЗОписи и чтения, В исходном состоянии впервом разряде регистра 5 записана "1",а в остальных разрядах - 0". Сдвиг информации в регистре 5 осуществляется вконце каждого обращения к ЗУ по сигналу,поступающему на вход синхронизации регистра 5 через элемент ИЛИ 9.Цикл записи числа зыслючается в выполнении К последовательных команд записи по одному и тому же адресу и осу Ошествляется следующим образом,Каждая группа разрядов К -разрядного числа через элементы И 3.1 - 3, К с информационных входов 10 записывается в один из регистров 2.1 - 2,к . При этом45 единичный сигнал присутствует на...

Номер патента: 964730

Опубликовано: 07.10.1982

Авторы: Ваврук, Елагин, Жижин, Филимонов, Цмоць

МПК: G11C 11/00

Метки: запоминающее

...и 26 разрешения заниси и считывания соответственно. Устройство также содержит второй 27 и третий 28 элементы задержки и имеет вход 29 смены адреса.Устройство работает в режимах "Запись" и "Считывание".В режиме "Запись" на вход 25 поступает сигнал разрешения. На входы 16-19 поступает входная информация, равная по количеству разрядов четырем словам накопителя 1. (На, группу входов 19 поступает первое слово, на группу входов 18 - второе слово, на группу входов 17 - третье слово, на группу входов 16 - четвертое слово) .На первом этапе по сигналу опроса с входа 24 через группу элементов И 11 и элементов ИЛИ 7 первое слово с группы входов 19 записывается в накопитель 1 по адресу, выбранному дешифратором 2 (при этом содержимое счетчика 4...

Номер патента: 964731

Опубликовано: 07.10.1982

Авторы: Булкин, Веревкин, Лачугин, Мануйлов, Петрунек

МПК: G11C 11/00, G11C 19/00

Метки: буферное, запоминающее

...в накопитель 1При подаче управляющего сигнала записи на вход 19 устройства он поступает в накопитель 1, информация с входов 18 устройства подается в на. ропйтель 1. Этот же управляющий сигнал записи открывает элемент И 7, и так. как содержимое счетчика 10 равно нулю, то нулевой код адреса записи через элемент ИЛИ 5 поступает на вход дешифратора 4, сигнал с нулевого выхода которого организует запись слова данных в нулевой регистр накопителя 1.Задержанный управляющий сигнал за. писи с выхода элемента 11 задержки унеличинает содержимое счетчика 10 на единицу, т.е, Формируется следующий адрес для записи данных Этим же задержанным сигналом устанавливается в нулевое состояние триггер 13, сигнал с инверсного выхода которого устанавливает в...

Номер патента: 970462

Опубликовано: 30.10.1982

Авторы: Горшков, Науман, Служеникин, Шумкин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...и адрес ячеек памяти, ккоторым осуществляется обращение ввыбранном блоке 1.Сигнал признака операции определяет основные операции ОЗУ, т,е. 1 За"пись или фСчитываниеф.Блок 2 организует обращение к блокам 1 согласно принятому от внешнихустройств коду адреса и признака операции,С выхода 4 блока 2 в блоки 1 поступают сигналы начального сбросаНСБР,.СТАРТ (фиг. 2) и сигнал признака операции. Выдача байтов адреса,байта слова, а также сигнала признака операции в блоки 1,осуществляетсяпо сигналу НСБР. Параллельный код адреса, поступающий с выхода 5 блока 2,подается на входы шифратора 15. Количество разрядов адреса зависит отчисла блокоВ 1 в структуре ОЗУ. Номер конкретного блока 1 набирается вшифраторе 15 с помощью элементов коммутации в двоичном...

Номер патента: 970463

Опубликовано: 30.10.1982

Авторы: Родионов, Страбыкин

МПК: G11C 11/00

Метки: запоминающее

...через КА 3 на адресные входы БП 4, и производится считывание анализируемого чис ла массива в ВР 5. На выходах РС б вырабатывается код, представляющий Адрес ячейки диапазона(содержимое ячейки БП) Предлагаемое устройство обеспечивает сокращение времени решения задачи подсчета количества чисел, укладывающихся в заданные диапазоны, по сравнению с решением этой задачи в известных ЗУ. Поскольку в предлагаемом ЗУ для определения диапаэона, к которому относится анализируемое число, и для увеличения на единицу содержимого ячейки соответствующего диапазона требуется три обращения к ЗУ (чтение анализируемого числа, чтение содержимого ячейки диапазона ь запись увеличенного содержимого ячейки диапазона), то время решения собой сдвинутый на -а...

Номер патента: 970464

Опубликовано: 30.10.1982

Авторы: Горбенко, Зелтиньш, Лобанов, Тимофеев

МПК: G11C 11/00

Метки: выборкой, запоминающее, нескольких, одновременной, слов

...выборки, адресный блок б записи,в который входят регистр 7 адреса записи и дешифратор 8 адреса записи,пав элементов И 9, регистр 10 направлений записи, триггеры 11 сбоя, и регистров и 12 направлений выборки 12, 5первую группу из 2 п элементов И 13 накаждое .направление записи и вторуюгруппу из щ элементов И 14 на каждоенаправленче записи,Эапоминающее устройство работает 1 Оследующим образом.Адресный блок б записи по исполнительному сигналу в зависимости откода адреса, находящегося в регистре 7 адреса записи, с дешифратора 8адреса записи выдает сигнал записи водну из ячеек памяти матрицы 1 наэлементы И 14, в результате чего информация с регистра 10 направленийзаписи переписывается в запоминающиеэлементы 2 в течение времени...

Номер патента: 970465

Опубликовано: 30.10.1982

Автор: Шепель

МПК: G11C 11/00

Метки: запоминающее

...переносится в мультиплексор выход которого является выходом устройства. При этом задержка вывода информации определяется не временем поиска адресаи вывода информации из запоминающего элемента, а только быстродействием дополнительного регистра.На фиг.1 представлена структурная схема запоминающего устройства; на фиг.2 - структурная ехема ячейки памяти запоминающего устройстваф на фиг.З - структурная схема блока уп,. равления запоминающего устройства.Запоминающее устройство содержит демультиплексор 1 (фиг.1), вход которого является входом устройства, а выходы соединены с соответствующими входами регистра 2. К каждому выходу регистра 2 подключены два входа ячеек 3 памяти накопителя 4. Выходы каж", дых двух ячеек 3 памяти подключены к...

Номер патента: 972589

Опубликовано: 07.11.1982

Авторы: Бикташев, Варлинский, Волкогонов, Степанов

МПК: G11C 11/00

Метки: запоминающее, логическое

...25 заносится в регистр 22, Посигналу на входе 47 через элементыИ 18 производится запись содержимого Й разрядов регистра 22 и(п-(И+1 младших разрядов регистра 21 в ячейку памяти Впо адресу,установленному на счетчйке 7,Образование полинома ошибки.Информация, над которой производится указанная операция, расположена 65 во втором сегменте, а результат операции помещается в третий сегмент накопителя 2. В исходном состоянии насчетчиках 5 и б установлены адресаячеек В и С второго и третьего сег 1ментов соответственно. В регистре21 находится операнд Х, считанныйпо адресу В, установленному на счетчике 5, а в регистре 22 находится Йстарших разрядов операнда У, считанного по адресу Всчетчика 5, увеличенного на едийицу. По сигналу навходе 48...

Номер патента: 972590

Опубликовано: 07.11.1982

Автор: Конопелько

МПК: G11C 11/00

Метки: запоминающее

...поступит на выходы 26 устройстваЕсли в считываемом слове ошибок больше, чем их допусткчое, но обнаруживаемое кодом число, тогда на выходах 20 код не равен нулю и на выходе 22 блока 21 появится единичный сигнал, который запишется в триггер 11 и разрешит повторную запись в накопитель 1 инвертированного кодового слова из регистра 10. При повторном считывании инверсного слова блок 16 вычислит значение кода Я на выходах 20. Если при этом ЯО и на выходе 22 блока 21 будет вновь единичный сигнал, то это означает, что произошла некорректируемая ошибка. Если же ЯФО и на выходе 22 блока 21 будет нулевой сигнал, то считываемое инверсное слово корректируется сигналами с выходов 19 блока 16, При этом на выходе 25 сумматора 18.4 появится...

Номер патента: 972591

Опубликовано: 07.11.1982

Авторы: Жабицкий, Котляр, Тарасенко, Токовенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...записью. Переписанная со счетчика двоично-десятичная информация воспроизводится на выходе 15 адресного регистра 1, причем изменение кода по разрядам производится синхронно с сигналами опорных меток времени.Очевидно, что выходной двоичнодесятичный код на шинах 15 однозначно соответствует входному число- импульсному коду, причем форма соответствия определяется структурой и последовательностью состоянийсчетчика 10 (на фиг.2 Ь,1,Е,е, иЗа,Ь,с,й показан код 1-2-4-8). В данном устройстве предполагается одинаковая структура счетчика 10 и генератора 7 опорного двоично-десятич ного кода (код 1-2"4-8). Сигналыопорных меток времени (фиг.2), сбрасывающие в ноль счетчик 10, формируются синхронно с нулевой кодовойкомбинацией опорного кода...

Номер патента: 978192

Опубликовано: 30.11.1982

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...схемысравнения, число которых определяется числом сочетаний из к по два).Блок 9 содержит также элемент ИЛИ 26.Устройство работает следующим образом,На входы 224-22 к и 23 -23 каналовподаются адреса слов, подлежащих произвольной или одновременнсй обработке (считываник и/или записи), максимальное число которых при одновременной обработке равно к-числу входныхили выходных каналов устройства. Будем условно считать, что входы 22 -22 к соответствуют координате Х, а входь 1 23-23 - координате У устройства.Кроме того, будем иметь в виду следующие три свойства распределителей121-12: во-первых, при совпадении кодов адресов, поступающих на входы221 -22 и 231-23 каналов, совпадаюткоды на выходах соответствующих распределителей 12 -12,...

Номер патента: 978193

Опубликовано: 30.11.1982

Авторы: Легоньков, Никитин, Савостьянов

МПК: G11C 11/00

Метки: запоминающее, оперативное, энергонезависимое

...микросхемах памяти, адополнительный блок 2 памяти - наэлектрически перепрограммируемых полупостоянных запоминающих элементахна основе МНОП-структур,Устройство работает следуЕащим образом,Б случае снижения напряжения питания до определенной Величины блок 3управления запрещает обращение к устройству, переключает блоки 1 и 2 памяти в режимы чтения и записи соответственно и подает на вход 16 счетчиков 7 и 8 импульс обнуления. Послеэтого блок 3 посылает импульсы тактовна вход 15 счетчика 7 и разрешаетработу блока 9, Информация по каждому из и первых адресов блока 1 памяти переписывается в соответствующиерегистры 11. При этом выбор нужногорегистра 11 осуществляется блоком 9,а синхронизация записи - блоком 3.При появлении импульса...

Номер патента: 982085

Опубликовано: 15.12.1982

Автор: Авдеев

МПК: G11C 11/00

Метки: запоминающее

...входы счетчика являются одними адресными входами устройства, а выходы дешифраторв подключены к адресным входам постоянного накопителя, блок управления, выход которого соединен с управляющими входами счетчика, регистра слова, регистра адреса и дешифратора, содержит адресный блок и оперативный накопитель, информаци" онные входы и выходы которого подключены к соответствующим выходам ивходам регистра адреса, другие выходы которого подключены к входам дешифратора, выходы которого подключены к одним. адресным входам опера". тивного накопителя, другие адресное входы которого подключены к выходам адресно о блока, входы которого яв- фляются адресными входами устройства, в управляющие входы адресного блока соединены с выходом блока...

Номер патента: 982086

Опубликовано: 15.12.1982

Авторы: Петровский, Полукеев, Шастин

МПК: G11C 11/00

Метки: запоминающее, резервированное

...кодас,инверсных разрядов регистра 13 потому же адресу соответствующего блока памяти, к которому было произведено обращение (в соответствии с однимиз разрядов 2 регистра,3), Например,если обращение производилось к блоку 3, то сигнал на запись в него ин-.версного кода поступает по выходу 27(фиг. 2), а сигнал на считывание - повыходу 28 блока 14 (фиг. 2), Одновре"менно по выходу 24 подается запретв регистр 8 на, прием. инверсного кода.Таким образом, считанный инверсный код поступает на счетные входырегистра 13 и суммируется по модулюдва с прямым кодом этого же числа.В тех разрядах, прямой и инверсныйкод которых совпадает (что говорито неисправности в данной ячейке памяти), при суммировании по модулю два,на прямых выходах регистра 13...

Номер патента: 983752

Опубликовано: 23.12.1982

Авторы: Дворецкий, Петровский, Шастин

МПК: G11C 11/00

Метки: запоминающее, резервированное

...На первые входы сумматора 8 поступает информация из резервного блока 4.Поразрядная сумма по модулю два информации, поступившей из блоков 3 и 4 памяти, с выхода сумматора 8 поступает на вторые входы коммутатора 12 (фиг. 1). Если блоком 7 не зарегистрировано искажение информации, поступившей с выхода коммутатора 5, то он вырабатывает сигнал, разрешающий прохождение этой информации через коммутатор 12 на вторые входы элементов И 11 и на первые входы сумматора 9. Если результат контроля отрицательный, то через коммутатор 12 на вторые входы элементов И 11 и на первые входы сумматора 9 поступает информация с выходов сумматора 8. Поразрядная сумма по модулю два информации, поступившей с выходов коммутатора 12 и информационных...

Номер патента: 987678

Опубликовано: 07.01.1983

Авторы: Беляев, Горша, Гриценко, Корниенко, Мудла

МПК: G11C 11/00

Метки: данных, запоминающее, переменным, форматом

...10 на вход сумматора 13.Указанную коммутацию выполняет коммутатор 11, при этом порядок коммутации задается шифратором 12, которыйформирует сигналы управления в зависимости от величины Ч подаваемойна его .вход с выхода вычитателя 16блока 7(;Для того, чтобы операцию деленияна Ч(+, свести к операции сдвига,которую в данном случае выполняет ком-мутатор 11, необходимо, чтобы величина Ч 4 равнялась. целой степенидвойки, например, 29"ф (где н - целое число). Чтобы это условие соблюдалось для всех форматов, требуетсяразмеры участков памяти М задаватьопределенным образом, а именноМ=Щ Ч) - 10-На сумматоре 13 к частномуот деления прибавляется единица и полученная константа подается на второй вход умножителя 14. Функция выделения целой части...

Номер патента: 999105

Опубликовано: 23.02.1983

Авторы: Авакян, Шагинян

МПК: G11C 11/00

Метки: запоминающее, типа

...диод 22, выбранный в такте "чтение" в дешифраторе 1, ключ 26, диод 18, адресно-разряд- ную шину 4 и соединенную с ней в дешифраторе 8 адресно-разрядную шину 5, диод 31, выбранную в такте "чтение" в дешифраторе 2, ключ 44, диод, 42 и ключ 45 на шину нулевого потенциала, При этом в такте "чтение" протекает адресный полуток и переключается по одному сердечнику на шинах 4 и 5 двух разрядов б и 7 накопителя. В такте "Запись" управление адресно-разрядным полутоком осуществляется блоком 10 (фиг, 1) в зависимости от информации, установленной в разрядах 12 и 13 регистра 11,Если в разрядах 12 и 13 регистра 11 установлены "1", то импульсы "Запись с выходов элементов И 65 и 66 (фиг. 4) открывают соответственно ключ 27 (Фиг. 2) в дешифраторе 1. На...

Номер патента: 1001174

Опубликовано: 28.02.1983

Авторы: Колесник, Масленников, Тужилова

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...по числу выходов блоков памяти.Устройство работает следующим образом.При поступлении адресных сигналов на входы 7 в блоках 1 памяти начинается процесс выборки информации, при этом на выходах блоков 1 появляется случайная информация, соответствующая переходному процессу. Одновременно сигнал, поступивший на вход б, запускает генератор 9, сигналы с выхода которого разрешают прохождение информации с выходов блоков 1 через элементы И 10 на информационные входы схемы 2, которая осуществляет поразрядное сравнение поступающей ин формации. Если переходные процессы в блоках 1 памяти еще не закончились, то информация на выходах блоков 1 случайна и не одинакова, при этом всхеме 2 сравнения нет совпадения ин формации. Следующий сигнал с выхода...

Номер патента: 1005186

Опубликовано: 15.03.1983

Авторы: Плясов, Середа

МПК: G11C 11/00

Метки: запоминающее, трехканальное

...элемента 13.Код щ старших разрядов адреса на входах 22 1 фиг.1 и Фиг.2) п 1 Фос 21, где Р - число секций блока 4 )поступает на адресные входы блока 12 (фиг.1) и на его выходах появляется код содержимого ячейки памяти соответствующей щ старшим разрядам адреса. В начальном состоянии все ячейки памяти блока 12 содержат код "1111" (входы установки кода на Фиг.1 условно не показаны).При отсутствии отказов в блоке 4 триггеры 10, 11 не срабатывают и код поступает на контрольные выходы устройства, свидетельствуя об отсутствии отказов, а второй, третий и четвертый разряды кода поступают на управляющие входы мажоритарного элемента 13, задавая мажоритарный режим работы. При этом на информационных выходах устройства (на фиг.1 показан один из...

Номер патента: 1008793

Опубликовано: 30.03.1983

Авторы: Давиденко, Комиссаров, Куликов, Победоносцев, Руденко, Солецкий

МПК: G11C 11/00

Метки: буферное, запоминающее

...и 21, фиг, 4). При выполнении соотношений ТрТИ+С и Т )ТИ+й в течение длительности сигналов ЗП и СЧ при любых фазовых соотношениях между ними можно выделить один целый импульс записи У 1 и один целый импульс считывания У 2, разнесенные во времени. Поступая на коммутатор 4, эти, сигналы подключают код с выхода счетчика 2 адреса записи или счетчика 3 адреса считывания на адрес 5 1 о 15 2 о 25 зо З 5 ные входы накопителя 5. Из импульсовУ 1 и У 2 на выходах 22, 25 и 26 блока 1 управления соответственно Формируются узкие стробы записи У 3 (диаграмма 22, Фиг. 3) и по заднимфронтам - тактовые импульсы У 4 и У 5(диаграммы 25 и 26 Фиг. 4). Крометого, на выходах 29 и 30 блока 1 управления Формируются маркеры И 1 иИ 2 (диаграммы 29 и 30, фиг. 4)...