G11C 11/00 — Цифровые запоминающие устройства, отличающиеся применением различных электрических или магнитных элементов памяти; элементы памяти для них

Номер патента: 739646

Опубликовано: 05.06.1980

Автор: Соколов

МПК: G11C 11/00

Метки: запоминающее

...ко входам 15формирователя 4 адреса через коммутатор5 адреса. При этом в накопителе 1 в соответствии с адресом, поступающим на еговход, формируются сигналы управления икод коммутации, Сигналы управления поступают с первых выходов накопителя 1параллельно на входы всех блоков элементов И 2 - 2, Код коммутации постуОпает со вторых выходов накопителя 1 навходы дешифратора 3, обеспечивающего подключение только одной (в соответствии скодом коммутации) групп схем И 2 - 2Выходное слово запоминающего устройстваопределяется суммой разрядов всех блоковэлементов И 2 - 2 30При наличии дефекта в запоминающихэлементах каждого выбираемого слова изнакопителя 1 в третьей зоне его должныбыть записаны нули, обеспечивающие отклю.чение всех блоков...

Номер патента: 743029

Опубликовано: 25.06.1980

Авторы: Кугутов, Левина, Мамыкин, Усвяцов, Яковлев

МПК: G11C 11/00

Метки: запоминающее

...считывания, одни из входов которых подключены к соответствующим выходам информационного блока, а другие - к шине синхроимпульса и к шине синхронизации считывания.На чертеже приведена электрическая схема устройства.Запоминающее устройство содержитблок определения приоритета 1, блок дешифраторов записи 2, блок дешифраторов считывания 3, информационный блок 4, пер3 7430294 Формула изобретения Сост а Техре Тираж И ПИ Государст по делам изоб Москва, Ж -ППП Патент, Редактор Т. ИваноЗаказ 3474/44 комитета ССС и открытийшская наб., д.од, ул. Проект енного етений 5, РауУжго 3 илиал4/5ная,вый 5 и второй 6 блоки разрешения записи, блок временной задержки 7, блок накопителей 8, блок разрешения считывания 9, блок запрета записи 10 и блок запрета...

Номер патента: 743030

Опубликовано: 25.06.1980

Авторы: Долбилов, Медведевских

МПК: G11C 11/00

Метки: запоминающее

...запись информации в первый регистр 2 через элементы 1 И,При поступлении второго тактового импульса и сигнала Запись" единичный сигнал появляется на втором выходе бло ка 5, разрешая запись информации во второй регистр 2 через элементы 1 И. При этом сигнал, разрешающий запись информации, может присутствовать только на одном иэ выходов блока 5, обеспечивая разрешение записи только в один регистр за каждое обращение.Устройство содержит первую группу элементов 1 -1, И, служащих для разрешения записи, регистры 2-2, вторуюЭО группу элементов 31-Зп И слежащих для разрешения считывания, элементы 4 . ИЛИ, первый логический блок 5, служащий для управления записью, управляющие шины 6-6 третью группу эпемен 35 тов 7 И, управляющую шину 8,...

Номер патента: 743031

Опубликовано: 25.06.1980

Авторы: Герасимов, Голубев

МПК: G11C 11/00

Метки: запоминающее

...с шиной опроса и с вторыми входами первых элементов И, третьи входы третьих элементов И и вторые входы четвертых элементов И соединены с шиной разрешения считывания, выходы третьих и четвертых элементов И соединены с выходами устройства, шину разрешения записи и ин-. формационные шины, введены элемент задержки, пятые и шестые элементы И, выходы которых подключены к входам элементов ИЛИ, первые входы пятых и шестых элементов И соединены с инфор мационными шинами, вторые входы - с шиной разрешения записи, третьи входы пятых элементов И соединены с шиной опроса и входом элемента задержки, выход которого соединен с вторыми входами вторых элементов И, третьими входа ми четвертых и шестых элементов И.Сущность изобретения, поясняется...

Номер патента: 752467

Опубликовано: 30.07.1980

Авторы: Гунько, Рылешников, Сафронов

МПК: G11C 11/00

Метки: запоминающее, полупостоянное

...информации врегистре проводится до ее перезаписи из 10 регистра в матрицу,Основным преимушеством полупостоянного запоминающего устройства являетсяпрямая связь регистра и элементов памяти накопителя, благодаря чему обес печиваеся надежность записи при большойскорости воспроизведения и перезаписиинформации./Полупостоянное запоминающее устройство, содержащее регистр адреса, дешифраторы адреса, входы которых подключе 25 ны к соответствующим шинам управления,накопитель, входы элементов памяти которого соединены с соответствуюшими выходами дешифратора, и усилитель считывания, входы которого подключены к соот 30 ветствующим выходам накопителя, о ч- л и ч а ю ш е е с я тем, что с цельюповышения надежности записи информации,оно содержит...

Номер патента: 752468

Опубликовано: 30.07.1980

Авторы: Васин, Грабаров

МПК: G11C 11/00

Метки: запоминающее

...в последовательный, упорядоченный по определенному критерию перебора шин выборки матричного накопителя 7 поступает на регистр 3 адреса, где он запоминается и подается на вход дешифратора 5, в котором двоичный адрес преобразуется в униполярный код, управляющий работой формирователей б токов счи тывания - записи.На фиг. 2 приведена схема накопителя и формирователей.В такте считывания возбуждается пара формирователей тока считывания 1 У 1 Х,10 по координатам У = Х и выбирается шина выборки накопителя Ш В момент времени 1=ттакт считывания заканчивает 2ся и начинается такт записи (регенерации), 15 во время которого возбуждаются формирователи тока записи 1 Уи 1 Хзп В тот же момент времени на вход ЗУ поступает новый адрес, который...

Номер патента: 752469

Опубликовано: 30.07.1980

Авторы: Скорик, Токовенко, Чаусский

МПК: G11C 11/00

Метки: запоминающее, оперативное

...два, выходы ходам элемент Ися выходом 8 ттст 752469ройства. Вход 9 синхронизации записислужит входом устройства.Работа ОЗУ заключается в следующем.Генератор 5 импульсов выдает циклически комбинации потенциалов, например, на четырех выходах в двоично-десятичном коде (см. фиг. 2,а - г). Смена кодовой комбинации производится с частотой в десять раз большей, чем частота следования сигналов входного фазоимпульсного кода с десятичным кодированием, подаваемых на вход 9. При записи информации в накопитель 1 с регистра 4 адреса поступает сигнал и дешифратор 3 подключает входы определенной группы двоичных запоминающих элементов 2 к входу 9. Сигнал входного фазоимпульсного кода (см. фиг. 2,д) по входу 9 обеспечивает запись в двоичные запоминающие...

Номер патента: 765875

Опубликовано: 23.09.1980

Авторы: Жучков, Иванов, Косов, Монахов, Савельев

МПК: G11C 11/00

Метки: запоминающее, полупостоянное

...с первым выходом второго счетчика 14, с выходом триггера разрушения записи 11 и с первым входом седьмого элемента И 15, второй вход которого соединен с первым выходом блока задержки 12. Блок задержки 12 также связан со счетчиком 14, подсоединенным, в свою очередь, к третьему элементу ИЛИ 16, и с восьмым элементом И 17. Второй вход восьмого элемента И 17 связан с триггером считывания 18, а выход - с первым входом четвертого элемента ИЛИ 19, выход которого соединен с формирователями отрицательных линейных токов 20. Выход пятого элемента И 9 подключен к формирователям положительных линейных токов 21, связанных как и формирователи отрицательных линейных токов 20 с накопителем 22. Выход триггера записи 6 связан с четвертым и пятым...

Номер патента: 765876

Опубликовано: 23.09.1980

Авторы: Иванов, Косов, Монахов, Савельев

МПК: G11C 11/00

Метки: запоминающее

...Цифровыевычислительные машины. М., Знергия,1975, с. 72 (прототип);, С .выходов элементов согласования 7 соответствующие потенциалы подаются насумматор 8. Величина сумматорного напряжения на выходе сумматора 8 всегда будет пропорциональна количеству 1 в коде числа, доданного на запись в накопитель 1, Зто напряжение поступает на блок местного управления 9, который и отрабатцвает управляющий сигнал в зависимости от тяжести нагрузки на источник питания 10,Таким образом, в случае отсутствия в запоминающем устройстве предложенных схем при записи, к примеру, всех 1 в коде числа, уменьшается питающее напряжение, что ведет к недозаписи, а установка номинала питающего напряжения по некоторому среднему значению, т. е. из расчета половиныи О в...

Номер патента: 767836

Опубликовано: 30.09.1980

Автор: Шрайбман

МПК: G11C 11/00

Метки: буферное, запоминающее

...памяти,Выходы А О дешифраторов подключены ко входам элемента 13 ИЛИ, выход которого соединен с установочными входами (У-входы) выходного регистра 14. Установочный вход выходного регистра 14 предназначен для обеспечения единичного или нулевого состояния в зависимости от выбранного 4для сообщения кода маркера начала насоответствующем его выходе. Управляющиевходы дешифраторов 5, 8, предназначенныедля стробирования их входов А ь , А" ьсоединены соответственно с выходами УУ блока управления. Управляющие входыдешифраторов 5, 8, предназначенные длястробирования их выходов Ар, соединенысоответственно с выходами У, У блокауправления,.Слова сообщения, сопровождаемые синхроимпульсами записи 3, поступают параллельно-последовательно от источника...

Номер патента: 769622

Опубликовано: 07.10.1980

Автор: Авдюхин

МПК: G11C 11/00

Метки: запоминающее

...функциональных возможностей предположение о том, что байты, входящие в состав одного слова, располагаются в соседних группах разрядов. Поэтому, если формат слова задан в виде количества Входящих в него байтов г, то с выхода блока 12 на входы блока 13 поступает А-разрядное слово, младшие г разрядов которого равны единице, а старшие Й - г разрядов равны нулю. Следовательно, к блоку 13 не предьявляется требование осуществления циклического сдвига (см. фиг. 1). В противном случае блок 13 должен обеспечивать циклический сдвиг на г разрядов (г = О, 1, й - 1), для чего требуется й групп по й двухвходовых элементов И,Блок 11 управления коммутацией состоит из двух дешифраторов 15 ц 16 на Уг выходов каждый, причем г-й выход дешифратора...

Номер патента: 769623

Опубликовано: 07.10.1980

Авторы: Бостанджян, Ключевич, Перельмутер

МПК: G11C 11/00

Метки: запоминающее

...управления питанием, сигнализируя о падении напряжения. Через промежуток времени, необходимый для окончания начатого никла ЗУ, блок управления питанием от 5 15 20 25 3 О 3 40 45 55 6 о 05 ключит источник питания шинния 4,В то же время импульс из блока формирования упреждающего сигнала поступитна вход блока формирования импульса запрета и, через элемент задержки, необходимой для окончания цикла ЗУ, запуститформирователь длительности импульса,сигнал с которого, поступив на второй вход8 генераторов тока, запретит запуск этихгенераторов,Сигнал па втором входе 8 генераторовтока присутствует до тех пор, пока напряжение шины питания 9 поддерживает навыходе блока формирования и стабилизации постоянного напряжения уровень, необходимый для работы...

Номер патента: 769624

Опубликовано: 07.10.1980

Авторы: Виталиев, Смирнов, Софийский

МПК: G11C 11/00

Метки: запоминающее

...синдрома 5и 5 (1) . Синдром 5 , равный 5 (1)Я 5 (1), поступает далее через дополнительные двухканальные переключатели 13 на дешифратор 11, в то время как синдром 5 (1) поступает на дешифратор 12, Управление режимом работы переключателей 13 осуществляется элементом И 21, который при обнаружении двух- кратной ошибки формирует либо сигнал, разрешающий прохождение через переключатели 13 синдром 5 ф (1) =5Я 5 (1), либо сигнал, разрешающий прохождение синдрома 5 (1) .При обнаружении в считанном коде двух- кратной ошибки и наличии в накопителе 18 синдрома 5дешифраторы 11 и 12 расшифровывают соответственно синдромы 5" =5 Я 5(1;), и 5(1), и, таким образом, определяют позиции ошибок в коде числа. Исправление ошибок осуществляется путем передачи...

Номер патента: 771717

Опубликовано: 15.10.1980

Авторы: Берсон, Кизуб, Марголин

МПК: G11C 11/00

Метки: запоминающее

...адреса 8соединены с дополнительными адреснымивходами 9 устройства, другой входдешифратора адреса 8 подключен кстробирующему входу 11 устройства, 15а выход - к адресным шинам 10. Входы 13 элементов И-НЕ 12 соединеныс выходами 5 накопителей 1, а выходы 14 - с выходами устройства,Первый унифицированный узел уст- щройствасодержит накопитель 1 иблоки выбора слова 3.Второй унифицированный узел устройства содержит дешифратор адреса8, а третий унифицированный узел уст,ройства содержит элементы И-НЕ 12.Накопитель 1, содержащий а словпо и разрядов, выполнен на интегральных схемах со встроенными схемами управления.Применение унифицированных узлов 30позволяет увеличивать емкость запоминающего устройства, например, вшесть раз по сравнению с...

Номер патента: 773723

Опубликовано: 23.10.1980

Авторы: Жучков, Косов, Савельев

МПК: G11C 11/00

Метки: запоминающее

...9, другие входы - свыходами накопителя 1, а выходы -со входами усилителей воспроизведения 11,Устройство работает следующимобразом.При считывании числа по сигналу с дешифратора адреса 5 срабатывает соответствующий Формирователь адресных токов 3 и сигналы чтения вместе с помехами поступают по разрядно-считывающим линиям на выход накопителя 1. Причем сигналы чтения, соответствующие коду числа, из-за задержки в разрядно-считывающих линиях накопителя 1 появляются на выходе накопителя 1 в разное время относительно момента времени считывания в зависимости от адреса числа. По тому же сигналу с дешифратора адреса 5 запускается соответству ющий элемент б задержки, задержка сигнала в которой равна задержке сигналов чтения по этому адресу в...

Номер патента: 773724

Опубликовано: 23.10.1980

Авторы: Будовский, Бурковский, Карпишпан, Мельник

МПК: G11C 11/00

Метки: запоминающее, информации, разрушения, считыванием

...входам третьего 23 и четвертого 24 элементов И. Выходы первого 18 и третьего 2 элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ 21. Выходы второго 19 и четвертого 24 элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ 22. Выходы генератора импульсов 17, пер- вого 21 и второго 22 элементов ИЛИ соединены соответственно с первым, вторым И третьим выходами блока переключения режимов 12. Коммутатор 14 содержит пятый 25 и шестой 26 элементы И и третий 27 элемент ИЛИ. Выходы пятого 25 и шестого 26 элементов И подключены соответственно к первому и второму входам третьего эле мента ИЛИ 27, выход которого соединен с выходом третьего коммутатора 14. Первый и второй входы пятого...

Номер патента: 773725

Опубликовано: 23.10.1980

Авторы: Ваврук, Жижин, Филимонов

МПК: G11C 11/00

Метки: запоминающее

...дешифратор, генератор, счетчик, схемы И, одни входы которых соединены с выходами дешифратора, а другие входы - с выходами счетчика, схему ИЛИ 2Недостатком этого устройства является низкая надежность, обусловленная тем, что управление подачей импульсного питания полупроводнико773725 Формула изобретения Составитель В. МуратовРедактор Г. Волкова Техред Н.Граб Корректор О, Билак Заказ 7516/68 Тираж 662 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открыти 113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул . Проектная,.4 вых элементов памяти осуществляется на основании данных только ободном случайно выбранном элементепамяти, а также сравнительно большими аппаратными затратами,Цель...

Номер патента: 781973

Опубликовано: 23.11.1980

Авторы: Бурик, Кис, Острась

МПК: G11C 11/00

Метки: запоминающее

...1зцем группы,элементов И, регистр адреса, памяти, выход и -1 элемента - ко вховходы которого через элементы И первой ду одноразрядногоРезервного блока 2груйпы подключены к управлякщей шине, памяти. В блок 4 входят также элементы5 7819 10 И пятой группы. Один иэ входов первого элемента И патой группы подключен к выходу второго одноразрадного бежа 1 памяти, вход-1 элемента И этой группы - к выходу П -го блока 1, а вход й -го элемента И этой же группы - к вы-. йоду одноразрядного резервного блока 1 йамяти. Выходы элементов 10 И пятой группы соединены с выходами устройства. Нулевые выходы триггеров 6 соединены с щ первыми входами элементов И второй группы и четвертой группы, единичные выходы - с первыми входами элементов И тре тьей группы...

Номер патента: 781974

Опубликовано: 23.11.1980

Автор: Соколов

МПК: G11C 11/00

Метки: запоминающее

...кромепервой, одни из выходов коммутатора режиме работы соединены с упрввлякзцимивходами элементов И основной группы ивыходных буферных регистров, другие - супреилякжими входами элементов И аополиительных групп и входных буферныхрегистров, входы коммутатора режима ра-.боты подключены к выходам второго дешифратора,Нв чертеже представлена функциональная блок схеме звпоминаккцего устройства.Запоминающее устройство содержит на-,-юпитель 1, основную группу элементов2"-2И, первый дешифратор (дешифраторадреса) 3, выходы 4 элементов 2-2 И,являющиеся выходами устройства, блок 5управления, регистр 6 адреса, входы 7 регистре адреса, являкщиеся входами устройства, формирователь 8 адреса, образо-.ванный блоком 5 управления, регистром 506 адреса и...

Номер патента: 781975

Опубликовано: 23.11.1980

Авторы: Григорьев, Фролов

МПК: G11C 11/00

Метки: аварийном, выключении, запоминающее, информации, оперативное, питания, сохранением

...9 заряжается до величи-. ны этого номинала.При аварийном выключении любого (или всех) источников питания пороговый элемент 6 сравнивает каждое значение на-пряжения с выходов группы б,регулируемых делителей напряжения с величиной порога. При этом величина порога срабатывания порогового алемента 6 при помощи группы 5 регулируемых делителей на пряжения выбирается на 5-10% выше напряжения срабатывания, при котором устройство теряет работоспособность. Если напряжения на выходах группы 5 регулируемых делителей напряжения меньше по- И рога срабатывания порогового элемента 6 ЮрийОлорогто с выхода порогового элемента 6 йа вход синхронизатора 7 поступает сигнал о снижении величины на. пряжения источника (или источников) пи тания ниже...

Номер патента: 788173

Опубликовано: 15.12.1980

Авторы: Видоменко, Иванов, Рыбкин, Сидоров

МПК: G11C 11/00

Метки: запоминающее, оперативное

...регистра 3, дешифратора 4, сумматора б, вентилей 6 окончания переноса, шифратора 7, блока 8 регистров и блока 9 управления, адресную шину 10, информационнуюшину 11 и шину 12 управления, Код адреса опроса из ЭВМ поступает по входнойшине 13 на счетчик 2 адреса. Младшиет = 1 одг разрядов кода адреса (здесь г -разрядность ячеек флаговой памяти) поступают со счетчика 2 адреса на дополнительный дешифратор 4.Особенность предлагаемого устройствазаключается в том, что вместо схемы коммутации и схемы сравнения, используемых визвестном устройстве для поиска информации, ближайщей к данной, введены сумматор, блок вентилей окончания переноса ишифратор. Поиск происходит не путем поразрядного опроса регистра с соответствующим увеличением или...

Номер патента: 798999

Опубликовано: 23.01.1981

Авторы: Безродный, Мартыненко

МПК: G11C 11/00

Метки: запоминающее

...устройства.Технико-экономический эффект от предлагаемого устройства выражается в повышении надежности устройства, связанной с отсутствием йеобходимости механических коммутаций при расширении объема памяти, что исключает ошибочную и ненадежную коммутацию, Возможность наращивания памяти блоками запоминающих устройств любых модификаций по объему памяти) и в любых сочетаниях позволяет расширить функциональные возможности устройства.Кроме этого, отсутствие дополнительных коммутаций при наращивании объема памяти приводит к повышению эксплуатационных удобств . Формула изобретения Запоминающее устройство, содержаще адресный блок и накопители, о т л и- чающее с я тем, что, с целью расширения функциональных возможностей устройства за счет...

Номер патента: 803009

Опубликовано: 07.02.1981

Авторы: Контарев, Литуев, Маслов, Храмов, Щетинин

МПК: G11C 11/00

Метки: замещениемдефектных, запоминающее, ячеек

...сдвига определяется числом дефектов.Режим считывания информации. По заданному адресу считываются информа ционный код из блока памяти 1 и код отказон из блока памяти 2. Код отка 65 зов поступает в регистр отказов иблок приоритета 5. В соотнетотвиис кодом отказов сдвигается информационный код влево по частям в зависимости от приоритетов отказов также как и в режиме записи, но с приоритетом от младших разрядов к старшим. При этом число тактов сдвигаравно числу дефектов. По окончаниипроцесса свертки блок индикации9 выдает сигнал об окончании свертки и число из РРС передается ноннешние блоки. Таким образом, какв процессе считывания, так и впроцессе записи число тактов сдвигастрого соответствует числу дефектов,что позволяет значительно...

Номер патента: 803010

Опубликовано: 07.02.1981

Авторы: Журавский, Таран, Тростянецкий

МПК: G11C 11/00

Метки: запоминающее

...8 одноименных разрядов накопителей 1 объединены и подключены к выходным разрядным шинам б и к первым выводам разрядных резисторов 3, другие выводы которых подключены к шине 9 питания. Адресные входы накопителей 1 соединены с адресными шинами 4, с которыми соединены также адресные входы дешифратора 2, Выходы дешифратора 2 соединены с входами 10 накопителей.По адресным шинам 4 поступает код адреса. Старшие разряды адреса, поступающие на дешифратор 2, а также отрицательный импульс на шине 20 управления 5 обеспечивают появление отрицательного импульса на одном из выходов дешифратора 2. При этом срабатывает один из накопителей 1, соединенный по входу 10 с возбужденным выходом дешифратора 2. Выдача информации на выходные разрядные...

Номер патента: 809359

Опубликовано: 28.02.1981

Авторы: Леневич, Мехелев, Савкин

МПК: G11C 11/00

Метки: запоминающее

...запоминающих элементов каждогостолбца объединены и подключены ксоответствующей числовой шике, шинывыборки строки, введены элемент "Исключающее ИЛИф и элементы И, выходыкоторых подключены к вторым входамзапоминающих элементов, первые входыэлементов И соединены с выходом элемента "Исключающее ИЛИ", а вторые -с шинами выборки строки и входамиэлемента "Исключающее ИЛИф.На чертеже представлена структурная схема запоминающего устройства. 20Запоминающее устройство содержитматричный накопитель 1, выполненныйна запоминающих элементах 2 (полупроводниковых), элементы И 3, элемент"Исключающее ИЛИ" 4, числовая шина 5, дадресная шина 6, шины 7 выборки строки.Устройство работает следующим образом,Сигналы по шинам 7 выборки строкиматрицы 1...

Номер патента: 809360

Опубликовано: 28.02.1981

Авторы: Воллернер, Гудым, Майструк

МПК: G11C 11/00

Метки: запоминающее

...информационных импульсов.Последовательно соединенные формирователь 1 тактовых импульсов, модулятор 2, первый элемент 3 задержки, усилитель 4, детектор 5 и селектор 6 тактовых импульсов, выход которого подключен ко входу формирователя 1 тактовых импульсов, образуют кольцо цирку.-. ляции тактового импульса, Последовательно соединенные первый ключ 7, второй. элемент 8 задержки, формирователь 9 информационных. импульсов, модулятор 2, первый элемент 3 задержки, усилитель 4 и детектор 5, выход которогосоединен со входом первого ключа 7, образуют кольцо циркуляции информационных импульсов.На Фиг. 2 изображены временные диаграюы напряжений тактовых импульсов (Фиг. 2 а), управляющих импульсов (фиг, 2 б), сигналов на прямом выходе счетчика 13...

Номер патента: 809361

Опубликовано: 28.02.1981

Авторы: Буйнов, Непомнящий

МПК: G11C 11/00

Метки: запоминающее

...памяти.Вся распределяемая память объема 2"слов разделяется на блоки объема 2",,2 к к к-т двок, йВсе блоки памяти одного размера представляются статическим регистром. Следовательно, статических регистров внакопителе 1 столько, сколько существует различных размеров уровнейпамяти, Совокупность регистров накопителя отображает структуру распределяе".мой памяти в виде дерева. На каждом:уровне, начиная-с верхнего нулевого,:количество триггеров в регистре опре". 39деляется как 2 , где 6 - текущий номер уровня,По сигналам запроса к номера уров"ня первый блок 5 управления вырабатывает импульс, который поступает навторой блок 7 управления. Этот блокопределяет первую свободную ячейкуна этом уровне и соответствующей ей,триггер в...

Номер патента: 809362

Опубликовано: 28.02.1981

Автор: Рязанов

МПК: G11C 11/00

Метки: запоминающее, само-контролем

...окажется больше в, то срабатывают пороговый элемент 9 и триггер 7. После появления сигнала логического нуля на шине 16 устройство устанавливается в исходное состояние,Если при выводе информации из накопителя 2 произойдет сбой канала передачи данных, то на шине 19 сигналов сбоя появится сигнал, который включает блок 11 индикации, фиксирующий ошибку, и переключает в исходное состояние триггер 10, который закрывает первым входам формирователей 13.2сигналов признака второй группы, выходы которых соединены с выходнымишинами 20. Нулевой выход второго триггера 10 соединен с четвертыми входами формирователей 13. 1 сигналов призна-ка первой группы, выход одного из которых подключен ко второму входу одного иэ формирователей 13.2 сигналов...

Номер патента: 809363

Опубликовано: 28.02.1981

Автор: Годлевский

МПК: G11C 11/00

Метки: запоминающее, оперативное, устрой-ctbo

...а другой вход - к выходу старших разрядов счетчика 7. Счетный входсчетчика 7 соединен с выходом перногоэлемента И 9. Выход второго элементаИ 12 соединен с другим входом перного элемента ИЛИ 8, один из входовсо вторым входом первого элементаИ 9, а другой вход - с выходом второго накопителя 10.Адресный и информационный входывторого накопителя 10 подключены соответственно к адресному входу первого накопителя 1 и к выходу триггера б, а вход Запись - к ныходу второго элемента ИЛИ 11. Первый вход второго элемента ИЛИ 11 соединен с выходом первого элемента И 9, а второйвход - с выходом формирователя 4 сигналов обращения.В описываемом варианте устройствапервый накопитель нынолнен на интегральных схемах ИС МОП, а второй накопитель 10 и...

Номер патента: 809364

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 11/00

Метки: запоминающее

...а выход -с первым входом Формирователя 12,второй вход которого подключен к выходу элемента 8 ИЛИ, а выходы соединены с входами блока 13, одни из выходов которого подключены к входам усилителя 14, выход которого соединен свходом элемента 17 памяти, выходыкоторого подключены соответственно кпервому входу элемента 18 И и входублока .4, другие выходы блока 13 через резисторы 15 соединены с однимииз входов сумматоров 16, другие входы которых подключены к выходам накопителя 3, а выходы - к входам усилителей 6. Вторые входы блока 7, элементов И 10 и 18 и управляющий входблока 13 соединены с выходами блока 4.Устройство работает следующим образом,При считывании выбранного числа изнакопителя 3 по сигналам блока 4 управления, срабатывают один ключ...