Уриков

Номер патента: 922765

Опубликовано: 23.04.1982

Авторы: Маркелов, Уриков

МПК: G06F 17/18

Метки: вероятностей, законов, распределения

...в старшем разряде, является вероятностью накопления чисел входного ряда в блоке 7 памяти, при этом управляющий триггер дает потенциал разрешения на элемент И 2, На и- -разрядный приемный регистр 8 заносится число входного ряда, сопровождающееся импульсом записи, который через открытый элемент И 2 поступает на управляющий вход вероятностного двоичного элемента, одновременно с этим на счетчике 3 чисел фиксируется поступление пеРвого цисла входного ряда. Датчик равномерно распределенных случайных чисел, входящий в вероятностный двоичный элемент, выдает код, который на цифровой схеме сравнениясравнивается с числом 4/У, записанном на запоминающем регистре 5. Если выработанный код ( /у, то с выхода вероятностного двоичного элемента сигнал...

Номер патента: 902041

Опубликовано: 30.01.1982

Авторы: Лазарев, Сидоренко, Уриков

МПК: G08C 9/04

Метки: вала, код, поворота, угла

...подключенк второму входу блока управления ичерез усилитель - к второму входутретьего ключа,На григ. 1 ггриггедегга структурная схема преобразователя угла поворота вала гз код; на фггг 2 - эпюры напряжений, поясняющие его работу,2041 4Преобразователь угла поворотавала в код содержит сельсин-датчик1, блок 2 управления, блок 3 формирования начальных условий сигнала,генератор 4 тактовых импульсов, эле.мент И 5,счетчик б,первый, второй,третий и четвертый ключи 7 - 1 О,первый ивторой интеграторы 11 и 12, инвертор 3 и усилитель 14.Работа преобразователя угла поворота вала в код состоит в следующем.Питающее и Фазные напряжения сельсин-датчика 1 (фиг.1) подаются соответственно на блок 2 управления иблок 3 Формирования начальных значений...

Номер патента: 881808

Опубликовано: 15.11.1981

Авторы: Ермаков, Маркелов, Уриков, Шугаев

МПК: G08C 13/00

Метки: адаптивный, адреса, формирователь

...задержки 37, Сигнал ГОТ проходит через элемент И 13,который открыт по входу, связанномус выходом триггера 5, гыбранного после второго импульса ГТИ. Импульс с выхода элемента 13 поступает через схемы ИЛИ 15 и 16 на шину вычитания ина счетный вход счетчика 17, вычитаяиз его содержимого единицу, Задержанный импульс ГОТ с контакта 7 поступает на вход элемента И 10, который открыт по входу, связанному стриггером 4, выбранным после первого импульса ГТИ. Импульс с выходаэлемента 10 поступает через элементы ИЛИ 4 и 16 на шину сложенияи на счетный вход счетчика 17, прибавляя к его ссдержимому ециницу.Может случиться, что в данном циклеработы оба числа КК, .снимаемые с выхода датчика 27 попадают в один итот же интервал 1 О 15 20 тогда будут...

Номер патента: 832764

Опубликовано: 23.05.1981

Автор: Уриков

МПК: H04M 3/42

Метки: избиранияабонентов, приоритетного

...работы устройства, первым абонентом вырабатывается в первую линию 1 положительный импульс, который. сразу же после синхроимпульса следует на входы второго и третьего абонентов. У второго абонента происходит сдвиг"1" вправо, так как старший разряд его адреса также содержит код единицы, а в триггере первого блока 2 записывается код "1", который является разрешавшим сигналом для выработки положительного импульса в следующем такте. После второго такта2764 4 5 1 О 15 20 25 30 35 40 45 50 55 триггер первого блока 2 сбрасываетсяв нулевое состояние. Состояние регистра 7 третьего абонента последвух тактов не изменяется, так каквслед за синхроимпульсами первым ивторым абонентами вырабатываются положительные импульсы, которые возвращают его...

Номер патента: 809293

Опубликовано: 28.02.1981

Авторы: Богатырев, Гайский, Герасименко, Ермаков, Маркелов, Уриков

МПК: G08C 19/28

Метки: передачиинформации, приема

...- "+-"), то для выделения значения каждого разряда слова необходим блок 5. Сигнал из линии 1 связи воспринимается блоком 2, где кодируется так:отрицательные импульсы передаются на первый выход кодом "0", а положительные - кодом "1". Эта информация заносится н регистр 13 синхроимпульсами со второго выхода блока 6.После приема адреса дешифратор 15 срабатывает в случае совпадения принятого адреса с адресом данного контролируемого пункта. С приходом сигнала "КА", снимаемого с выхода блока 8, и следующего за ним строба четности на втором выходе блока 5, сигналом с выхода элементаИ 9 подается разрешающий потенциал на третий вход дешифратора 15, сигналом с выхода которого включается блок 18. Если к этому моменту времени в блоке 6 была...

Номер патента: 801026

Опубликовано: 30.01.1981

Авторы: Ермаков, Маркелов, Уриков

МПК: G08C 15/06

Метки: адреса, формирователь

...уста новки, по которому блок 3 устанавливается в исходное положение, а в блок 5 записываются одинаковЫе начальные коды. Затем блок 2 последовательно вырабатывает определенное ко- у личество пар импульсов синхронизации, По первому импульсу синхронизации происходит фиксация случайного числа от датчика б в блок 5, которая подается в шифратор 7, а по второму импульсу синхронизации код адреса выдается в линию 1 связи.После приема кода адреса абонент по линии 1 связи в блок 2 выдает сигнал готовности (или неготовности), Сигнал неготовности фиксируется на соответствующем выходе БУС 2 и по вырабатываемому вслед за этим синхроимпульсу записывается в блок 3.Со следующей парой синхронизирующих импульсов аналогичным образом вырабатывается...

Номер патента: 750497

Опубликовано: 23.07.1980

Автор: Уриков

МПК: G06F 17/18

Метки: вычисления, статистических, характеристик

...мере поступления анализируемой информации и 5 1 О 15 2 О 25 ЗО 35 40 45 50 импульсов занесения в соответствующих счетчиках блока 6 после дешифрации на ф 3" накапливаются коды "1",Одновременно в счетчике 4 накапливается информация о количестве анализируемых слов. После окончания поступления информации на вход устрой"ства. на третий вход подается импульс пуска, на выдачу результатовна выходы устройств. При этом элемент И 5 блокируется, а И 10 открывается, Импульсы, вырабатываемыегенератором 9 тактовых импульсов,через элемент И 10 поступает вшину сдвига блока 6 счетчиков-регистров, на входы делительного устройства и счетчика зон, Делимым для блока деления 11 является информация,поступающая с блока 6, делителемзначение, накопленное на...

Номер патента: 656056

Опубликовано: 05.04.1979

Авторы: Ермаков, Паевский, Уриков

МПК: G06F 7/38

Метки: возведения, степень

...в регистре 9 результата (если первыйразряд был равен О, то в регистр 9 результата будет записан 0), которая и является младшим разрядом квадрата операнда, на втором такте будет в состоянии 1 уже триггер второго разряда вспомогательного кольцевого регистра 13 и, следовательно, открыт 45 будет второй элемент И группы 6, через которую и запишется второй разряд кода операнда Х во второй разряд регистра 3, этот же разряд операнда через элемент ИЛИ 12 запишется во вспомогательный регистр 4, но в триггер первого разряда, при этом значение первого разряда кода операнда Х сдвинется во второй разряд регистра 4, то есть регистр 4 сдвиговой, в отличии от регистра 3, триггера которого объединены только по входам сброс. Теперь уже 55 в образовании...

Номер патента: 605229

Опубликовано: 30.04.1978

Авторы: Ермаков, Маркелов, Уриков

МПК: G08C 19/28

Метки: адреса, информации, передач, системы, формирователь

...в состояние О триггеры 3 и все к разрядов регистра 4 сдвига, за исключением 1-го разряда, который устанавливается в состояние 1, На выходе блока 5 формирования последовательности адресов получается двоичный и-разрядный код, соответствующий только данному состоянию регистра 4 сдвига и который заносится на триггеры 8 в блок 6 выборки адресов.Сигналом Пуск триггер 3 переводится в состояние 1, тем самым разрешая прохождение импульсов с генератора 1 через элемент 2 в блок 6. Зтии импульсами поочередно опрашиваются триггеры 8 блока 6, При состоянии 1 триггера на Выходе состветствующего элемента И 9 появляется сиг ал, который поступает на вход шифратора 7 адресов, вырабатывая на его выходе определенпый и-разрядный адрес (А .Асм,...

Номер патента: 595726

Опубликовано: 28.02.1978

Авторы: Ленин, Макаров, Паевский, Уриков

МПК: G06F 7/38

Метки: матриц, решения

...блоков суммирования:( вычитания, содержащую блоки суммирования 18, 19, 20, 21 и блоки вычитания о 2, 23, 24, 25; блок ячеек деления 26, выходы устройства 27 и блок управления 28, предназначсиньп: для временной синхронизации блоков устройства.Рассмотрим работу устройства иа примере Обращения матрицы 4-го порядка. т. к. при дальнейшем увслис(енин порядка примеры 5 становятся гро.оздкими.Запишем сходную диадну(о матрицу: т. е. а и 6 явля;отея также матрицами.Работа устройства начинается с того, чточерез входы 1 в ре(истр записывается вск тор-строка исходной матрицы, т. с,е=5125 (;затем, по сигналам из блока управления 28 в блоке 3 вы шсляются и запом(н 1 а(отся суммы 5+2=7, а в блоке 4 вычисляются и запоминаются разности 5 - =3 и 1 - 5= -...

Номер патента: 589617

Опубликовано: 25.01.1978

Авторы: Паевский, Уриков

МПК: G06F 7/38

Метки: вычисления, значения, последовательности, среднего, чисел

...входных чисел на на капливающий сумматор 7.С целью максимального занесения входных чисел на сумматор 7 заданная . вероятность занесения кодов увеличивается путем сдвига кода в регистре 9 до Фиксации содержимого п "го разряда в и -ом, т.е. на (п-щ ) разрядов. При этом вероятность занесения входных чисел на накапливающий сУмматор 7 повышается до 0,5Р 6 1.5Выходная (осредненная) информация снимается с выходов накапливаю, щего сумматора 7 с учетом деления ее на 2 дРабота устройства состоит в следую-ф щем. Входная информация поступает иа К-разрядный регистр 3 в последоватеЛьном либо в параллельном коде.После занесения входного кода на регистр 3 по входу 1 на управляю- Зэ щий вход 2 поступает синхронизирующий импульс конца занесения...

Номер патента: 554549

Опубликовано: 15.04.1977

Авторы: Гладкий, Паевский, Уриков

МПК: G08C 15/00

Метки: информации, сжатия

...1, 10 входнои сдвигаоЦИР регистр Л, олок 3 уп- равлсниЯ, руны элсъ 1 снОВ Р 1 ., д, О, ьыходнои сдвигающии региср (, вероятностный двоичныи этсдегг состэ 5 ци 1 из датч;Ка б раВноьСрно расиредслснььх В ип ГерВалс 15 О - 1) СЛуЧаИНЬХ ЧРСЕ.1 И ПаралЛСЛЬНОИ СХС- мы з сраьСНР, Счсчик 10 и руппу 1 элсенОВ Р 11 К 1.РнфоръаЦНЯ из канала связи поступает на информациоиныи входустроиства и запи СЫВВЕТСЯ ВО ВХОНОа СДВ аОЩИИ 1 ЭЕГР 1 СТР Срез и та(0 э счетчик Олока э у 1 раВлени 51 Выдает иъшульс пеэсполненР, которым запрещается сдвиг на рсгРстрах устроисгва и через груьгуэлсентОВ 1 перс, исыаеткод 25 из 1 эсгСэа Р; В счсгк О. ыходь счсгчика О СОСДННСНЫ СО ВХОДИМР ИРал,СЛЬЬО;1 СХЕМЫ Э СРавСРР 1 ВТОРЫС ХОД КООРОСИ СОС- динены с Вьходами да 1 чка...

Номер патента: 365722

Опубликовано: 01.01.1973

Авторы: Гладкий, Уриков, Урикова

МПК: G06K 15/14

Метки: библиотеь

...устройство содержит ЭЛТ 1, блок памяти 2 с регистром адреса 3 и регистром числа 4, реверсивный счетчик б изменения координат па ттлном из восьми направлений, дешифратор 6, преобразователи 7 коданалоги по направлениям Х и 1, схемы И8 и схемы ИЛИ 9,Работа устройства заключается в следую 5 щем.Объект исследования аппроксимируется сеточной областью, В процессе решения программным путем (либо оператором) контурные узлы (ячейки), особые точки и границы10 шифруются специальным кодом. На это отводится три разряда регистра числа 4 (нафиг. 2 показана произвольная фигура, а втаблице приведена ее кодировка для высвечивания на ЭЛТ).15 При выводе результатов решения задач содержимое адресов вызывается на регистр числа (стандартный цикл работы...

Номер патента: 345486

Опубликовано: 01.01.1972

Авторы: Гладкий, Уриков, Урикова

МПК: G06F 7/58

Метки: многоканальный, функциональный

...с заданной вероятностью 1; является выполнение неравенства Рт)Я;. Пусть требуется получить сигналы по пер вому и последнему каналам с вероятностью,например, 0,5. Это достигается при условии, что на все схемы сравнения поступили коды Р;=0,5 (в двоичном коде). На выходах всех схем разделения появляется сигнал.25 Если случайное число К меньше кода 0,5,то на выходах всех схем сравнения появляется сигнал, следовательно, на все входы первой выходной схемы совпадения поступает разрешение и тактовый импульс идет через 30 открытый первый канал на выход схем, ЕслиКорректор Т. Бабакина хр технна дакт а к аз 3309/б Изд. Ми 1018 Тираж 406 Подписно ЦНИИПИ Комитета по делам изобретений и открытий при Совете Мянистров СССР Москва, Ж, Раушская наб., д....

Номер патента: 342191

Опубликовано: 01.01.1972

Авторы: Гладкий, Сапожников, Уриков

МПК: G06F 17/18

Метки: анализатор, вероятностный

...в а разрядах блока регистров через сборку Сб 1 И - ИЛИ подается на 1.-разрядную цифровую схему сравнения блока статистического кодирования (БСК). При открывании вентиля В 1 на вторые входы схемы сравнения БСК 2 с частотойначинают поступать равномерно распределенные случайные Ь-разрядные числа Р;. Схема сравнения работает таким образом, что на ее выходе появляется сигнал 1 в том случае,если выполняется условие РР)Я; и сигнал О, если РР(Р;. Следовательно, на выходе схемы сравнения появляется последовательность 1 и О, которая подается на первый вход схемы логического умножения И,. Переключатель П 1 находится в положении 1, следовательно, число исходного ряда РР подается на цифровую схему сравнения БСК 1.Принцип работы БСК 1, тот же,...

Номер патента: 328475

Опубликовано: 01.01.1972

Авторы: Герасименко, Гладкий, Уриков

МПК: G06G 7/38

Метки: задач, математической, решения, физики

...11. По окончании записи на сумматоре 28 фиксируется контрольная сумма, позволяющая контролировать правильность записи исходных данных в блок 2 памяти.Для повышения надежности работы устройства регенерацию записи производят много. ратно,Режим решения.На регистре 10 запоминания начального адреса риксируются значения координат исследуемой точки области. Эти значения передаются на реверсивные счетчики 7 и 8, которые выходами соединены с преобразователями 31 код-аналог, определяющими положение точки считывающего луча на мишени потенциалоскопа 11. Развертывание считывающего луча из данной точки осуществляется стохастически. Управляемый вероятностный преобразователь 9 обеспечивает либо равновероятностное приращение Ах или Ьу по каналу от...

Номер патента: 328452

Опубликовано: 01.01.1972

Авторы: Гладкий, Уриков

МПК: G06F 17/18

Метки: вычисления, статистических, характеристик

...слева разряд верхнего регистрасдвига устанавливается в состояние 1, чтонеобходимо для фиксации заполнения входнойинформацией блока числовых регистров сдви- З 0га. Входная информация, представленная двоичным кодом, сопровождается синхронизирующими юспульсами СИ. Занесение инфор- З 5 мацгш в блок числовых регистров сдвига осуществляется через числовой вход, схему разделения, входной регистр при помощи импульсов Сдвига, этот кс импульс устанавливает управлиощий триггер 11 в сдииишое состоя иис. Последний, в свою очередь, подает разрешающий потенциал ца первый вход всцтил 1 г.Зацсссцис первых сорока чисел в блок числовых регистров сдвига происходит без опс раций умцожсцси, что фиксирует управляющцй трщгвер И, Прц ЗЯПОЛ 1 Сццц ЧИСЛОВЫХ...