Щирин

Номер патента: 1100627

Опубликовано: 30.06.1984

Авторы: Бабаев, Вигдоров, Исаханов, Щирин

МПК: G06F 11/26

Метки: отладки, программ

...сервисных операций в объеме полной памяти, адресуемой микропроцессором, без ограничений на объем.и содержание сглаживаемой программы, находящейся в основной памяти.На фиг. 1 представлена структурная схема устройства для отладкипрограмм.ф на фиг. 2 - функциональнаясхема блока управления; на фиг. 3 -таблица истинности дешифратора блока управления; на фиг, 4 - функциональная схема блока формирования адреса на фиг. 5 - функциональная схема регистра режимами на фиг. 6 - функциональная схема наладочного блокапамяти, на фиг. 7 - Функциональнаясхема блока отображения информации;на фиг, 8 - временная диаграмма работы блока управления при переходе иэосновной программы в работу с НБП;на фиг. 9 - структура программногообеспечения, записанного...

Номер патента: 1015423

Опубликовано: 30.04.1983

Авторы: Алиев, Алышев, Вигдоров, Исаханов, Сколецкий, Тургиев, Щирин

МПК: G09G 1/16

Метки: информации, лучевой, отображения, трубки, экране, электронно

...символов соответственно, содержит дешифра тор и третий регистр, один из входов которого соединен с информационной шиной, а выход и,другой его .вход соединены с вторым нходом. и седьмым выходом блока управления соответственн третий вход которого соединен с выходом дешифратора, нход которого соединен с вторым информационным выходом генератора символов.На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - расположение последовательных точек графического элемента изображения) на фиг. 3 - структура слова приращения; на фиг. 4 - пример структуры информационного массива, подлежащего отображению.(строки символа)Выходы генератора 10 символов подключены соответственно к дешифратору 13 и элементу ИЛИ 14.,Выход...

Номер патента: 966699

Опубликовано: 15.10.1982

Авторы: Агафонов, Галка, Крамской, Мущенко, Никитин, Петров, Хоменко, Щирин

МПК: G06F 11/263

Метки: интегральных, схем

...схемы выход амплитудного Формирователя блока 8 через контакты реле КР 1, повторитель56 - через контакты реле КР 2, корпус - через контакты реле КР 3, эквивалент нагрузки 55 - через контактыреле КР 4 и блок 1 О - через контактыреле КР 5,Команды управления реле записываются в регистры 4 с линии Д 7 - ДО,,9 9666а выбор требуемой коммутирующей ячейки 53 осуществляется по линиям адреса АУ-АО.При работе вывода контролируемойинтегральной схемы б в режиме приема зинформации включены контакты релеКР 1, При этом, из блока 8 на данныйвывод контролируемой интегральнойсхемы 6 через блок 5 подаются импульсы тестовой последовательности, сформированные по амплитуде.В режиме чтения информации из контролируемой интегральной схемы бвключены...

Номер патента: 656051

Опубликовано: 05.04.1979

Авторы: Алиев, Алышев, Вигдоров, Майдельман, Ревенко, Рзаев, Сарумова, Тургиев, Щирин

МПК: G06F 3/14

Метки: графической, информации, отображения, трубки, экране, электроннолучевой

...1, Считанный код, например, (А) подается на генератор знаков 3 и генератор графических элементов 4, а также на дешифратор 8. На выходе элемента ИЛИ 5 появляется позиционный код видеосигнала на данном участке телевизионной строки. По другому тактовому импульсу, появляющемуся на втором выходе блока управления 2 происходит запись в регистр 9 наложения позиционного кода с выхода элемента ИЛИ 5, Одновременно запускается элемент задержки 12 и, при отсутствии сигнала с дешифратора 8, с выхода вентиля 11 подается команда на запись содержимого регистра наложения в выходной буферный регистр 10, сдвиг всей информации в выходном буферном регистре 10 на одно знакоместо вправо и последующее гашение регистра 9 наложения, Так, считанный из блока памяти...

Номер патента: 563673

Опубликовано: 30.06.1977

Авторы: Алиев, Вигдоров, Мельников, Сулейманов, Тургиев, Щирин

МПК: G06F 3/14

Метки: векторов, генератор

...1 векторов, дешифратор 2 строк, блок 3 памяти, кодовый преобразователь 4, дешифратор 5 управляющих сигналов, сумматор 6 и коммутатор 7.15 Устройство работает следующим образом,Код вектора поступает на дешифратор 1, иэтот дешифратор выбирает из блока 3 памяти матрицу со структурой, соответствующей углу наклона данного вектора в знакоместе.20 Преобразователь 4 выдает код сдвига, который складывается на сумматоре 6 с кодом номера строки растра. Код с выхода сумматора 6 поступает на дешифратор 2 строк, обеспечивающий чтение информации с соответ ствующей строки матрицы блока 3 памяти. Вотличие от указанных известных устройств номер строки матрицы блока 3 памяти определяется не номером текущей строки растра, а суммой номера строки и кода...

Номер патента: 491207

Опубликовано: 05.11.1975

Автор: Щирин

МПК: H03K 5/20

Метки: импульсной, последовательности, селектор

...относится к автоматике и импульсной технике,Известен селектор импульсной последовательности, содержащий две линии задержки,триггер и схему совпадения, первый вход которой соединен с выходом триггера через однуиз линий задержки.В известном устройстве селектируемаяследовательность ограничивается, условпериод следования меньше заданного.Цель изобретения - селекция импульсов спериодом, равным заданному.С этой целью вход второй линии задержкипредлагаемого селектора соединен с единичным входом триггера, нулевой вход которогоподключен к выходу этой линии задержки ико второму входу схемы совпадения.На чертеже представлена схема устройства.Селектор содержит линии задержки 1 и 2,триггер 3 и схему совпадения 4.Работает селектор следующим...

Номер патента: 422090

Опубликовано: 30.03.1974

Авторы: Азербайджанский, Химии, Щирин

МПК: H03K 5/19, H03K 5/26

Метки: импульсной, последовательности, селектор

...поясняющая работу селектора и различных точках, приведенных на фиг. 1.Схема задержки 1 сдвигает импульсную последовательность на заданное время т и определяет селективные импульсы, так как на выходе селектора будут лишь импульсы, интервал между которыми удовлетворяет условию т,( т.Периоды следовавательностн могут л Селектор работает следующим образом. Контролируемая последовательность подается на схел задержки 1 (ьремя задержки т), на один из входов схемы ИЛИ 2 и на один из входов схемы совпадения И 3, Задержанный сигнал подается во второй вход схемы ИЛИ2, выход которой подключен к счетному входу триггера 4. Предположим, чго начальное состояние триггера 4 нулевое и при запуске триггера 4 прноритег имеют контролируемые им ульсы по...