Элемент однородной вычислительной среды

ОП ИСАН ИЗОБРЕТЕН вюз Советскихоциаиистичбсиих АВТОРСКОМУ С. Государственный комите СССР по делам изооретений и открытий(23) Приоритет Опубликовано 050479, Бвллет ата опубликования опис Авторыизобретении В.А.Торгашев, В.М.Кисельников, В.Б.Смирнои Л.И,Бердников И,А ан итель 4) ЭЛЕМЕНТ ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ Изобретение относится к вычислительной технике, может быть использовано при разработке вычислительныхсредств на основе однородных вычис"лительных сред.Известен элемент однородной вычислительной среды, содержащий элементыИ, дешифраторы и статический регистр 111 .Недостаток этого элемента - невозможность получения управляемой задержки выходного сигнала.Известен элемент однородной вычислительной среды, содержащий статический регистр, логический узел, дваэлемента И, элемент ИЛИ и элементне 21 .Недостаток этого элеменмсжность получения регулирдержки выходного сигнала,Цель изобретения - получение регу.лируемой задержки выходного сигнала.Цель достигается тем, что в элемент однородной вычислительной среды,содержащей статический регистр, логический узел, два элемента И, элемент ИЛИ и элемент НЕ, введены двдешифратора входных переменных, дшифратор управляющей переменной,дешифратор кода операций, йинамичес- ф гистр и дешифратор-селектор,и вторая группа входов. котооединены соответственно с выходами динамического регистра и спервой группой выходов статическогорегистра, вторая, третья, четвертаяи пятая группы выходов которого соединены с первыми группами входовсоответственно первого и второго дешифраторов входных переменных, дешифратора кода операций и дешифратора управляющей переменной 1 входы логического узла соединены с выходамидешифраторов входных переменных и"дешифратора кодов операций, выход логического узла соединен с первыми входами первого и второго элементов И,выходы которых соединены соответственно со входом динамического регист ра и с первым входом элемента ИЛИ,выход и второй вход которого соединены соответственно с выходом элемента однородной вычислительной средыи выходом дешифратора-селекторат выход дешифратора управляющей переменной соединен со вторым входом первого элемента И и входом элемента НЕ,выход которого соединен со вторымвходом второго элемента Иу вторыегруппы входов дешиФратора входных кий ре первая рого с авенинградский институт авиационного приборостроенияпеременных и дешифратора управляющеипеременной соединены соответственнос первой, нторой и третьей группамивходов элемента однородной вычислительной среды.Структурная схема элемента однородной вычислительной среды показанана чертеже,Элемент однородной вычислительнойсреды содержит статический регистр 1,логический узел 2, элементы И 3 и 4,элемент ИЛИ 5, элемент ИЕ б, дешифраторы 7 и 8 входных переменных, дешифратор 9 управляющей переменной,дешифратор 10 кода операций, динамический регистр 11 и дешифратор-селектор12, первая и, вторая группы входов 15которого соединены соответственно, свыходами динамического регистра 11и первой группой выходов статического регистра 1, вторая, третья, четвертая и пятая группы выходов которого соединены с первыми группамивходов дешифраторов нходных переменных 7 и 8 соответственно дешифратора кода операций 10 и дешифратораупранляющей переменной 9. Входы логического узла 2 соединены с выходами дешифраторов входных переменных7 и 8, дешифратора кодов операций 10.Выход логического узла 2 соединен спервыми входами элементов И 3 и 4,выходы которых соединены соответственно со входом динамического регистра 11 и с первым входом элемента ИЛИ5, выход и второй вход которого соединены соответственно с выходом 13элемента однородной нычислительноя 38среды и выходом дешифратора-селектора 12. Выход дешифратора управляющейпеременной 9 соединен со вторым входом элемента И 3 и со входом элемента ИЕ б выход которого соединен со 40вторым входом элемента И 4. Вторыегруппы входов дешифраторов входныхпеременных 7 и 8 и дешифратора управляющей переменной 9 соединены соответственно с группами входов 14,15 и1 Ь элемента однородной вычислительнойсреды,.Элемент однородной вычислительнойсреды работает следующим образом,После занесения настроечного кода встатический регистр 1 на выходах де"шифраторов 7 и 8 появляются значениявходных переменных Х 1 и Х 2, а на выхо,де дешифратора 10 - код операций,которые поступают в логический блок2, выполняющий соответствующую операцию над переменными хи х . Результат операции поступает на информационные входы элементов И 3 и 4. Управляющая переменная ХЗ ва выхо- . 80 де дешифратора 9 лринииает значение логического Оф или фф 1 фф, При ХЗ=О элемент И 3 закрыт, а элемент И 4 открыт выходным сигналом элемента ИЕ б. Результат операции, выполненной логическим узлом 2, поступает при этом на вход элемента ИЛИ 5 и далее - на выход 13.При хз =1 элемент И 3 открыт, а элемент И 4 закрыт. Информация с логического узла 2 поступает через открытый элемент И 3 в динамический регистр 11, н котором она сдвигается с частотой тактиронания регистра. В зависимости от той части кода настройки, которая управляет работой дешифратора-селектора 12, на выходе его проходит сигнал от определенного разряда динамического регистра 11. Таким образом, результат операции поступает на выход дешифратора-селектора 12 и затем на выход 13 элемента однородной вычислительной среды с задержкой, определяемой кодом настройки элемента и вырабатынаемой путем съема сигнала с определенного разряда динамического регистра 11Следовательно, на ныходе элемента реализуется функцияУ 1+ хдЯ.Х(МХ 2, где у - выходной сигнал, момент поянления которого занасит от хэ и от кода настройки элемента 17 - величина задержки, определяемая кодом настройки элемента;ХэЦ- значение упранляющей переменной н момент 11х 11) и Х 21) - входные сигналы, поступающее н момент- операция, выполняемая логическим узлом.Формула изобретенияЭлемент однородной вычислительной среды, содержащий статический регистр, логический узел, два элемента И, элемент ИЛИ и элемент ИЕ, о т л и ч а ю щ и й с я тем, что, с целью получения регулируемой задержки выходного сигнала, в него дополнительно ннедены дна дешифратора входных переменных, дешифратор управляющей переменной, дешифратор кода операций, динамический регистр, дешифратор-селектор, первая и вторая группы входов которого соединены соответственно с выходами динамического регистра и первой группой выходов статического регистра, вторая, третья, четвертая и пятая группы выходов которого соединены с первыми группами входов соответственно первого и второго дешифраторов входных переменных, дешифратора кода операций и дешифратора управляющей переменной, входы логического узла соединены с выходами дешифраторов входных переменных и дешифратора кодов операций, выход логического узла соединен с первыми входами первого и второго элементов Я, выходы которых соединены соответ656054 6 Источники информации, принятые вовнимание при экспертиз1, Авторское свидетельство СССР9395832, С 06 Р 7/00, 16.11.71.2. Авторское свидетельство СССР10 9287115, 0 06 Р 7/00, 14.06.69,Составитель О.СкворцовТехред Л,Алферова Корректор М.Ряшко актор Б.федото 779 ого комитет ий и открыт ушская наб;,ПодписноеСССРйд. 4/5 Закаэ 1523/3 9 Тираж цИИИПИ Государствен по делам иэобрете13035, Москва, Ж, Раиал ППП Патентф, г.ужгород, ул,Проектная,4 ственно со входом динамического ре. гистра и с первым входом элемента ИЛИ, выход и второй вход которого соединены соответственно с выходом элемента однородной вычислительной среды н выходом дешифратора-селектора, выход дешифратора управляющей переменной соединен с вторым входом первого элемента И и входом элемента ИЕ, выход которого соединен со вторым входом второго элемента И, вторые группы входов дешифратора входных переменных и дешифраторауправляющей переменной соединены соответственно с первой, второй итретьей группами входов элемента однорсчной вычислительной среды.