Устройство для деления десятичных чисел

Сфюз Советских Сециалистических Республик(22) Заявлено 230 1,78 (21) 2571875/18-24 С 06 Р 7/52 с присоединением заявки яй(23) Приоритет Государственный комитет СССР по делам изобретений и открытий(088,8) Опубликовано 0104.79. Бюллетень ЭВ 13 Дата опубликования описания 0504.79,(72) Автор изобретения В,Л. Волковыский(71) Заявитель Рязанский радиотехнический институт(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ДЕСЯТИЧНЫХЧИСЕЛ Изобретение относится к области вычислительной техники и может быть использовано в вычислительных машинах, предусматривающих выполнение операций десятичной арифметики.По основному авт. св. Р 580554 известно устройство для деления десятичных чисел, содержащее регистр делимого, регистр делителя, регистр частного, блок формирования циФр частного, блок управления, сумматор, блок деления на два, блок формирования деления и схему сравнения. Два управляющих входа сумматора подключены к соответствующим выходам блока управления, третий выход которого через блок формирования цифр частного подключен к первому входу регистра частного, второй вход которого подключен к четвертому выходу блока управления и к управляющему входу регистра делимого, первый выход которого подключен к первому входу сумматора, второй вход которого подключен к первому выходу регистра делителя. Выход сумматора подключен к входу регистра делимого. Первый вход схемы сравнения подключен ко второму входу схемы сравнения и к выходу блока деления на два, вход которого под:стфе 4 Фю,ГДТЕНТФ ЗН ключен ко второму выходу регистра делителя.Третий вход схемы сравнения подключен ко второму выходу регистра делимого, третий выход которого подключен к четвертому входу .схемы сравнения и первому входу блока управления, второй и третий входы которого подключены соответственно к выходам схемы сравнения.В этом устройстве среднее число сложений-вычитаний на цифру частного составляет 3,6. Недостаточное быстродействие устройства обусловлено необходимостью Частого выполнения операции восстановлейия положительного или отрицательного остатка.Целью изобретения является повышение быстродействия.Эта цель достигается тем, что в предложениое устройство введены две схемы сравнения с константами, входы которых подключены к четвертому выходу регистра делимого. Выход первой схемы сравнения с константой подключен к четвертому входу блока управления и пятому входу схемы сравнения, а выход второй схемы сравнения с константой - к пятому входу блока управления и шестому входу схемы сравнения.На чертеже изображена структурнаясхема устройства,Оно содержит регистр делимого 1,регистр делителя 2, регистр частного3, сумматор 4, блок управления 5,блок деления на два 6, блок Формирования дополнения 7, основную схемусравнения 8, блок формирования цифрчастного 9, схемы 10 и 11 сравненияс константами.Входы схем сравнения 10, 11 соединены с выходом 12 нулевой и первой тетрад регистра 1. Выходы схемсравнения 10, 11 соединены со входами 13, 14 схемы сравнения 8 и входами блока управления 5, с другимивходами которого соединен выход 15 15знакового разряда регистра 1 и выходы16, 17 схемы сравнения 8, Выход 15соединен также со входом 18 схемысравнения 8. Выход 19 старшей тетрады регистра 2 соединен через блок6 со входом 20 схемы сравнения 8 ивходом блока формирования, дополнения 7, выход которого соединен свходом 21 схемы сравнения 8 совходом 22 которого соединен выход23 первой и второй тетрад регистра 1,:Выходы регистров 1 и 2 соединенысо входами сумматора 4, выход которого соединен с входом регистра 1, Выходы блока управления 5 соединены суправляющими входами регистров 1 и 3,сумматора 4 и блока Формированияцифр частного 9, выход которого соединен со вторым входом регистра 3.Работу устройства рассмотрим впредположении, что делитель предварительно нормализован таким образом,чтобы его старшая цифра была не меньше пяти. Это может быть достигнутопутем десятичного сдвига влево делимого и делителя до появления ненулевой циФры в старшем разряде делителя, а при необходимости их последующего удвоения - до получения встаршем разряде делителя цифры, неменьше пяти. 45Первый цикл деления выполняетсяв следующем порядке., На вход схемысравнения 10 поступает код нулевой и первой тетрад делимого с выхода 12 регистра 1. Если этот код меньше константы 05, на выходе схемы10 появляется сигнал, поступающийна вход блока управления 5, которыйвырабатывает сигнал сдвига влево регистров 1 и 3 и через блок 9 записывает 0 н младший разряд регистра 3. Если код на выходе 12 большеили равен 05, блок 5 вырабатываетсигнал. По этому сигналу, в сумматоре 4 происходит вычитание делимогоиз делителя, которое продолжается 60до получения отрицательной разности(появления единичного сигнала на выходе 15 знакового разряда регистра 1)или до получения на выходе 12 регистра 1 кода, меньшего, чем 05, и появления сигнала на выходе схемы сравнения 10. Число вычитаний подсчитывается в блоке формирования цифр частного 9. Последующие циклы выполняются следующим образом.После вычисления очередной цифры частного и Формирования в регистре 1 кода остатка код нулевой и первой тетрад остатка с выхода 12 поступает на входы схем сравнения 10 и 11, код первой и нторой тетрад остатка с выхода 23 поступает на вход 22 схемы сравнения 8, код первой и второй тетрад регистра делителя 2 с выхода 19 поступает на вход блока 6, а с него - на вход 20 и через блок формирования дополнения 7 на вход 1 схемы сравнения 8. На упранляющие входы 18, 14, 13 схемы сравнения 8 поступают сигналы с выхода 15 регистра 1 и с выходов схем сравнения 10 и 11 соответственно. При этом сигнал на выходе схемы сравнения 11 появляется, если код на ее входе больше или равен 05.Если ни один из выходов 16, 17 схемы сравнения не возбуждается, блок управления 5 вырабатывает сигнал сдвига регистров 1 и 3 на один десятичный разряд влево с одновременным занесением цифры частного с блока 9 в младший разряд регистра 3.Если сигнал на входе 18 схемы сравнения 8 равен нулю, сигнал на входе 14 равен единице и код на входе 22 больше кода на входе 20, возбуждается выход 16 схемы сравнения 8, сигнал с которого поступает на вход. блока управления 5. По сигналу с блока 5 происходит вычитание делителя из остатка (замена положительного остатка отрицательным), Если сигнал на входе 18 схемы сравнения 8 равен единице, сигнал на входе 13 равен единице и код на входе 22 не больше кода на входе 21, возбуждается выход 17 схемы сравнения 8, сигнал с которого поступает на вход блока 5, по сигналу с выхода которого происходит сложение делителя с Остатком (замена отрицательного остатка положительным), После Формирования остатка требуемого знака выполняются сдвиг регистров 1 и 2, занесение цифры частного и переход к следующему циклу деления.Следующий цикл деления при положительном остатке (нулевой сигнал на выходе 15 регистра 1) выполняется так же, как и первый цикл.При отрицательном остатке выполняется последовательность прибавлений делителя к остатку до появления нуля на выходе 15 или до появления единичного сигнала на выходе схемы сравнения 11. Затем осуществляется переход к следующему циклу.Были проведены расчеты, которые показали, что среднее число сложений.б 56087 Формула изобретения Соста Техред Редактор Л и 913/1 Тираж 779 ЦНИИПИ Государственного комитепо делам изобретений и откр 113035, Москва, Ж, Раушская писио аз СССР а нлнал ППППатент , г. Ужгород У ектна вычитаний на цифру частного в данном устройстве составляет 2,5, чтона 40 меньшечем в известном устройстве. Общее быстродействие сучетом сдвигов и предварительнойнормализации повышается приблизительно на 30. 5 Устройство для.деления десятичных чисел по ,авт.св. Р 580554, о т л ич а ю щ е е с я тем, что, с цельюповьиаения быстродействия, в устройство введены две схемы сравненияс константами, входы которых подключены к четвертому выходу регистраделимого, выход первой схемы сравнения с константой подключен к четвертому входу блока управления и пятому входу схемы сравнения, а выходвторой схем сравнения с:константойк пятому входу блока управления ишестому входу схемы сравнения. ь В. Березкинлферова Корректор С.Шек