Устройство для умножения

(п 807279 Союз Советских Сециалистнческих РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДВТИЛЬСТВУ(22) Заявлено 2011,78 (21) 2 б 85717/18-24с присоединением заявки Нов(51)М, Кл.з С Об Г 7/52 Государственный комитет СССР ф ио дедам изобретений и открытийДата опубликования описания 250281(72) Автор изобретения. А. Н. Чуватин Кировский политехнический институт(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ Изобретение относится к цифровой вычислительной технике и может применяться в цифровых вычислительных машинах.Известны устройства .для умножения, содержащие регистры сдвига, блок передачи, элементы И 1.Однако уменьшение погрешности вычислений в данных устройствах обеспечивается путем введения дополнительных разрядов в регистры и сумматоры или путем введения датчиков случайных чисел, что приводит к уменьшению быстродействия и к увеличению аппаратурных затрат. 5Наиболее близким по технической сущности к предлагаемому является устройство умножения, содержащее первый и второй регистры сдвига, сумматор, вентили передачи, первый элемент И 2 20Данное устройство обладает прос" той конструкцией, однако у него низка точность вычислений, поскольку инструментальная погрешность вычислений, обусловленная сдвигом множимого 25 вправо, пропорциональна .разрядности. Для достижения величины погрешности вычислений меньшей единицы младшего разряда, устройство содержит дополнительные разряды первого регистра 30 и сумматора, что приводит к увеличению аппаратурных затрат и к уменьшению быстродействия.Цель изобретения - уменьшение погрешности вычислений.Поставленная цель достигается тем, что в устройство для умножения, содержащее первый и второй регистры сдвига, сумматор, блок элементов И передачи, первый элемент И, причем выходы первого регистра через блок элементов И передачи соединены с входами сумматора, первый вход первого элемента И соединен с входом устройства, второй вход - с выходом первого разряда второго регистра, а выход - с управляющими входами блока элементов Ипередачи, введен второй элемент И, первый вход которого соединен с входом устройства, второй вход - с выходом второго разряда второго регистра, третий вход - с выходом последнего разряда первого регистра, а выход - с входом последнего разряда сумматора.На чертеже изображена блок-схема предлагаемого устройства.Устройство содержит первый и второй регистры 1 и 2 сдвига соответственно, сумматор 3, блок 4 элементовИ передачи, первый 5 и второй б элементы И.Устройство выполняет операцию умножения старшими разрядами вперед сосдвигом множителя влево, а множимого - вправо.Исходные данные для умножениямножимое А 1 и множитель В 1 вводятся в первый и второй регистры 1и 2 соответственно,Устройство работает циклически. Вкаждом цикле множимое, первоначальноравное А, сдвигается на один разрядвправо в первом регистре 1, а множитель, первоначально равный. В, сдвигается на один разряд влево во втором регистре 2, Под воздействием управляющего сигнала, поданного навход 7 устройства, очередная цифрамножителя с первого выхода второгорегистра 2 через первый элемент И 5поступает на управляющие входы блока 2 О4 элементов И передачи. Если эта циФра равна единице (нулю), то происходит (не происходит) передача сдвинутого множимого иэ первого регистра. 1через блок 4 элементов И передачи.в сумматор 3. Одновременно под воздействием этого же управляющего сигнала при помощи второго элемента Иб происходит Формирование и передачапроизведения цифры множителя, взятойс второго разряда второго регистра 2,и цифры множимого, взятой с последнего разряда первого регистра 1, в последний разряд сумматора 3. Послеокончания и-го цикл, где и - разрядность устройства, в сумматоре образуется произведение С = А В.При анализе погрешностей вычисле-фний считают равновероятным появлениенулей и единиц в разрядах частичныхпроизведений. 40В результате умножения двух чисели пА.=Еа 2 и В дЕ 2угде а, Ь 4, б 0, 1 - цифры множимого и множителя соответственно, и в . 45разрядность, получается произведение2 п -к и иСдАВ=Е С 2 д; Ь 2 а 2кд кгде Ск ЯО, 1) - цифры произведения.В общем случае в известном за ициклов все частичные произведения,вьпаедшие эа пределы разрядной сеткипервого регистра, т. е. в (и + 1)-ом,(и ;+ 2)-ом2 п-ом разрядах, непримут участия в формировании произ.ведения, т, е. их сумма с учетом весов разрядов дает инструментальнуюпогрешность, обусловленную сдвигоммножимого вправо, которая имеет знак минус, поскольку произведение получается с недостатком.В данном устройствев каждом цикле под воздействием управляющего сигнала, поданного на эхо 7 устройства, при помощи второго элемента И б происходит Формирование и передача произведения цифры множитля, взятой с второго разряда второг регистра 2, и цифры множимого, взя ой с последнего разряда первого р гистра Й, в последний разряд сумма ора 3.Это означает, что в е ,и + 1)-ые частичные произведения прибавляются к и-ым частичным произведениям, т. е. значения (и + 1)-ых частичных произведений удваиваются, а значения (и + + 2)-ую, (п + Зф)-го и т. д, частичных произведений отбрасываются.Для известного соответствующая среднеквадратическая ПОгрешность составляетЯ: ,)Рд /(и-)/3 2 (1) где 0 - дисперсия инструментальной погрешности.,Для предлагаемого устройства соответствующая средиеквдратическая погрешность составляет6 =О и = 2/3 ,2 (2)Сопоставление выражений (1) и (2) позволяет сделать вывогы.1. Величина погрешнОсти вычислений предлагаемого устр йства меныае величины погрешности в числений известного устройства.2. Величина погрешности вычислений, выраженная в единицах младшего разряда, не зависит от разрядности представления чисел дл предлагаемого устройства. З.Величина погрешности вычислений, выраженная вединицах адшего разряда, возрастает с уве ичением разрядности для известног устройства. 4. Величина среднеквад атической погрешности вычислений предлагаемого устройства в о = б" / 6" раз меньше среднеквад атической пог ешностир рвычислений известного устройства, т. е.66 5 / 6 (и - 1) /2 . Для различных значений и относитель- ное уменьшение среднеквадратической погрешности вычислений предлагаемого устройства по сравнению с известным устройством об сведено в, табл. 1.807279 Таблица 1 Показатели Числовые величины Разрядность (и)Среднеквадратическая погрешность (М) 8 16 24 32 40 48 56 1,87 2,74 3,39 3,94 4,42 4,85 5,24 5,61 Для различных значений иколичество дополнительных разрядов и коэФФициент относительного увеличения быстродействия и снижения аппаратурных затрат предлагаемого устройства по сравнению с известным устройством 20 сведены в табл. 2. Т а б л и ц а 2 Показатели Числовые вЕличины 24 32 40 48 56 64 Разрядность (и) В 16 Количество дополнительныхразрядов (Е) 56 6 КоэФФициент относительного увеличения быстродействия 1,38 1,25 1,21 ЭФФективность изобретения заключается в. уменьшении погреиности вычислений, выраженной в единицах младшего разряда за счет уменьшения инструментальной погрешности, обусловлеНной сдвигом множимого вправо, в зависимости от разрядности устройства,45 Формула изобретения Устройство для умножения, содержащее первый и второй регистрысдвига, 30 сумматор, блок элементбв И передачи, первый элемент И, причем выходы первого регистра через блок элементов И передачи соединены с входами сумматора, первый вход первого элемента у И соединен с входом устройства, второй вход - с выходом первого разряда для достиженйя величины погрешности вычислений, меньшей единицы младшео разряда, как у предлагаемого устройства, в известном устройстве в первый регистр 1 и в сумматор 3 необходимо. ввести К1 о 9 (ис) дополнительных разрядов,Введение дополнительных разрядов приводит к увеличению аппаратурных затрат и к снижению быстродействия вщ и+1)/и = 1 + М/и раз по срав-нению с предлагаемым устройством. 1,16 1,15 1,13 1,11 . 1,09 второго регистра, а выход - с управляющими входами блока элементов Ипередачи, о т л и ч а ю щ е е с ятем, что, с целью уменьшения погрешности вычислений, в устройство введенвторой элемент И, первый вход которого соединен с входом устройства, второй вход - с выходом второго разрядавторого регистра, третий вход - с выходом последнего разряда первого регистра, а выход - с входом последнего разряда сумматора.Источники инФормации,;принятые во внимание при экспертизе1. Авторское свидетельство СССРР 442472, кл. 6 Об Г 7/39, 1974.2. Гапернов А. А. Логические основы циФровой вычислительной техники,М фСоветское радио", 1972, с. 199,рис. 3 (прототип),5 1130 жгород, ул. Проектная,вал ППП "Патент орректорЕф. 1 ароши одписное омитета С открытийкая наб.,