Умножитель частоты

Союз Советских Социалистических республик(22) Заявлено 01,03,79 (21) 2731023/18-24 (53)М. Кл. с присоединением заявки Но(23) Приоритет 6 06 Р 7/52 Государственный комитет СССРно делам изобретений н открытийОпубликовано 23.02.81, Бюллетень Й 9 7 Дата опубликования описания 2302.81/Изобретение относится к автоматике и вычислительной технике и может быть использовано для умножениячастоты периодических сигналов.Известен умножитель частоты, содержащий входной формирователь импульсов , генератор опорной частоты,счетчик, управляемый делитель частоты, дешифраторы, формирователь импульсов ввода, триггеры и элементы.И и ИЛИ 1.Известен также умножитель частоты, содержащий коммутаторы, генератор опорной частоты, блок управления, делитель частоты, счетчик,формирователи, регистры памяти, цифро"управляемую линию задержки, элементИЛИ и группы элементов И (2),Недостатком известных устрОйствявляется пониженная точность умножения, обусловленная погрешностьюдискретизации периода входногосигнала.Наиболее близким к предлагаемомуявляется умножитель частоты, содержащий блок синхронизации, подклюЧенный входом к шине ввода умножаемойчастоты, первым выходом - к управляющему входу регистра и к входуобнуления накапливающего сумматора,а вторым ыходом - к первому входу элемента ИЛИ и к входу обнуления суммирующего счетчика, счетный вход которого соединен с выходом генератора опорной частоты, а выходы разрядов - с информационными входамирегистра, подключенного выходами старших разрядов к установочным входам вычитающего счетчика, а выходами младших разрядов - к суммирующим входам старших и младшихразрядов накапливающего сумматора,вход управления суммированием кото рого подключен к выходу переполнениявычитающего счетчика, второму входуэлемента ИЛИ и к первому установоч. ному входу триггера, соединенноговторым установочным входом с счет О ным входом вычитающего счетчика и свыходом мультиплексора, управляющиевходы которого подключены к выходамстарших разрядов накапливающегосумматора, а информационные входы к выходам линии задержки, соединенной входом с выходом генератора опорной частоты, причем выход элементаИЛИ подключен к входу управленияустановкой кода вычитающего счетчика, 30 а выход тоиггера соединен черездйфференцирующий элемент с выхо, - ной шиной умножения частоты 31,Недостатком устройства также является пониженная-точность умножения частоты, обусловленная погрешностью дисйретизации периода входного сигнала.Цель изобретения - повышение точности умножения частоты за счет уменьшения погрешности от дискретизации периода входного сигнала. 0 Эта цель достигается тем, что вумножитель частоты, содержащий блоксинхронизации, подключенный входомк шине ввода умножаемой частоты,первым выходом - к управляющемувходу первого регистра,и к входу обнуления накапливающего сумматора, авторым выходом - к первому входуэлемента ИЛИ и к входу обнулениясуммирующего счетчика, счетный вход 20которого соединен с выходомгенератора опорной частоты, а выходы разрядов - с информационными входамипервого регистра,подключенного выходами старших разрядов к установочным входам нычитающего счетчика, авыходами младших разрядов - к суммирующим входам старших разрядовнакаплинающего сумматора; входуправления суммированием которогоподключен к выходу переполнения вычитающего счетчика, второму нходуэлемента ИЛИ и к первому установочному входутриггера, соединенноговтОрым установочным входом с счетным входом вычитающего.счетчика ис выходом мультиплексора, управляющие входы которого подключены квыходам старших разрядов накапливающего сумматора, а информационныевходы - к выходам линии задержки, 40соединенной входом с выходом генератора опорной частоты, причем выходэлемента ИЛИ подключен к входууправления установкой кода вычитающего счетчика, а выход триггерасоединен через дифференцирующий элемент с выходной шиной умножителячастОты, дополнительно внедены второй и третий регистры, шифраторы игруппа элементов И, подключенныхпервыми входамик выходам первогошифратора, вторыми входами - к втоРОУ выходу блока синхронизации,а выходами - к установочным входамстарших разрядон накапливающегосумматора, соединенного суммирующими.входами младших разрядов с выходамивторого шифратора, причем выходылинии задержки подключены к информационным входам второго регистра,соединенного выходами с входами Щпервого шифратора и с,информационными входами третьего регистра, авходы второго шифратора подключенык выходам второго и третьего регистров, соединенных управляющими входа ми с первым выходом блока синхронизации.На чертеже изображена блок-схемаумножителя частоты,Умножитель частоты содержит блок1 синхронизации, подключенный входом к шине ввода умножаемой частоты,первым Ныходом - к управляющемувходу первого регистра 2 и к входуобнуления накапливающего сумматора 3,а вторым выходом - к первому входуэлемента ИЛИ 4 и к входу обнулениясуммирующего счетчика 5. Счетныйвход счетчика 5 соединен с выходомгенератора 6 опорной частоты, авыходы разрядов - с информационнымивходами регистра 2. Регистр 2 подключен выходами старших разрядовк установочным входам вычитающегосчетчика 7, а выходами младших разрядов - к суммирующим входам старших разрядов накапливающего сумматора 3, Вход управления суммиронанием сумматора 3 подключен к выходупереключения вычитающего счетчика7, второму входу элемента ИЛИ 4 ик первому установочному входу триггера 8, соединенного вторым установочным входом с счетным входом вычитающего счетчика 7 и с выходоммультиплексора 9, Управляющие входымультиплексора 9 подключены к выходам старшихразрядов сумматора 3,а информационные входы - к выходамлинии 10 задержки. Линия 10 задержкисоединена входом с выходом генератора 6 опорной частоты. Выход элемента ИЛИ 4 подключен к входу управления установкой кода счетчика 7Выход триггера 8 соединен черездифференцирующий элемент 11 с выходной шиной умножителя частоты. Выходы линии 10 задержки подключенытакже к информационным входам второго регистра 12, соединенного выходами с информационными входамитретьего регистра 13 и с входамипервого шифратора 14, Управляющиенходы регистров 12 и 13 подключенык перному выходу блока 1 синхронизации, Выходы шифратора 14 соединеныс первыми входами группы элементовИ 15,подключенных вторыми входамик второму выходу блока 1 синхронизации, а выходами - к установочнымвходам старших разрядов сумматора3, Суммирующие входы младших разрядов сумматора 3 соединены с выходами второго шифратора 16, подключенного входами к выходам регистров 12 и 13,Шифратор 14 преобразует код, зафиксированный в регистре 12 в двоичный, а шифратор 16 преобразует вдвоичный код разность кодов, зафиксированных в регистрах 12 и 13.Мультиплексор 9 осуществляет передачу на выход импульсной паследонательности с одного из своих информационных входов, номер которогосоответствует, двоичному коду, поступающему на управляющие входымультиплексора, Мультиплексор 9может быть выполнен, например, надешифраторе 17, группе элементовИ 18 и элементе ИЛИ 19,Умножитель частоты работает сле-.дующим образом,На входную шину и, соответственно,на вход блока 1 синхронизации поступает входной сигнал, период которого Т). При переходе через определенный уровень, например при возрас"тании сигнала, на выходах блока 1формируются короткие импульсы, которые используются для ввода кода из 15счетчика 5 в регистр 2 (импульсомс первого выхода блока 1) и для об-нуления счетчика 5 (импульсом с второго выхода блока 1), причем импульсна первом выходе .блока 1 формируется 29раньше, чем импульс на втором выходеэтого блока. Эа период входного сигнала в счетчик 5 от генератора 6опорной частоты (период которой равенТо) поступает количество импульсов,равное=Югде 1 - целая часть отношения(также как и в последую- ЗОщих формулах),Возникающая при этом погрешностьдискретизации начала и конца периодавходного сигнала может быть определЕна путем фиксации, состояния выходов улинии 10 задержки, на вход которойпоступают импульсы от генератораопорной частоты. С выходов этойлинии 10 снимаются импульсные последовательности, сдвинутые друг относительно друга на величину Т /ю,где в - величина задержки на каждойиз секций линии 10. Поэтому, зафиксировав состояние выходов линии 10задержкив какой-либо момент времени,можно определить интервал времени 45от начала импульса на первом выходелинии задержки до момента фиксациисостояния выходов линии задержки. В начале следующего периода 50 входного сигнала импульсом с первого выхода блока 1 код счетчика 5 переписывается в регистр 2, состояние выходов линии 10 задержки фиксируется в регистре,12, предыдущее значение кода регистра 12 переписывается в регистр 13, а также обнуляется сумматор 3. Состояние регистров 12 и 1 в шифраторах 14 и 16 кодируется в двоичном коде, причем с вйходов 1 шифратора 14 снимается код Б, а с бб выходов шифратора 16 снимается код, равный (М - Б ), Импульс с второго выхода блока 1 обнуляег счетчик 5, заносит в старшие разряды сумматора3 через группу элементов И 15 код 3 65 Нс выхода шифратора 14, а через элемент ИЛИ 4 поступает на управляющий вход счетчика 7 и заносит в него код И из старших разрядов",-(",-1. ь 1,где и - коэффициент умножения частоты, В сумматоре 3, общая емкость которого равна пев,находится код )ср = п 1" 3После того, как на счетный вход счетчика 7 поступает И 4 импульсов, код этого счетчика равняется нулю и на его выходе переполнения выработается сигнал, который через элемент ИЛИ 4 записывает в счетчик 71 код Б из регистра 2., Кроме этого, сигнал с выхода переполнения счетчика 7 устанавливает в единичное состояние триггер 8 и поступает на вход управления суммированием сумматора 3. При этом суммируются содержимое сУмматоРа 3 Ио, код Х 2 млаД- ших разрядов регистра 2 и выходной код (Ж - 1 ф шифратора 16, После первого импульса на выходе переполнения счетчика 7 код сумматора 3 равенсм(= СМо+ 2+ ( 3 14) =пН 3+дф+(13 14)После выполнения суммирования кодсумматора 3 изменяется,а,следовательно,изменяется и импульсная последовательность на выходе мультиплексора 9, управляемого кодом старших разрядов сумматора Э. Первый импульсс выхода мультиплексора 9 устанавливает в нулевое состояние триггер 8, перегад напряжения навыходе которого выделяется дифференцирующим элементом 11 и поступает на выходную шину умножителя частоты,В дальнейшем цикл работы умножителя частоты повторяется.Импульс на выходе счетчика 7появляется через время ЫТо. Таккак происходит переключение импульсной последовательности, проходящей на выход мультиплексора 9, то к времени Н То добавляется соответствующий временной интервал и первый импульс на выходной шине умножителя частоты в момент времени равенБчмв,Соответственно, момент появления 1-го импульса на выходе умножителя частоты определяется выражением.:Д"+ЦЗя,1 а.10 1, и 3 вПогрешность рассмотренного умножителя определяется суммой погрешности от дискретизации периода входного сигнала и погрешности от определения периода выходного сигнала, При этом погрешность от дискретизации периодавходного сигнала в отличии от и"вест- ного не превосходит величиныТ%о. Поскольку погрешность.от определения периода выходного сигнала у обоих устройств эквивалентна и не превышает величины Тре, то точность рассматриваемого устройства выше, чем у известного не менее чем в в/2 раэ.Формула изобретенияУмножитель частоты, содержащий блок синхронизации, подключенный входом к шине. ввода умножаемой частоты, первым выходом,- к управляющему входу . первого регистра и к входу обнуления накапливающего сумматора, а вторым выходом - к .первому входу элемента ИЛИ и к входу обнуления суммирующего счетчика, счетный вход которого соединен с выходом генератора опорной частоты, а выходы разрядов - с информационными входами первого регистра, подключенного выходами старших разрядов к установочным входам вычитающего .счетчика, а выходами младших разрядов - к суммирующим входам старших разрядов накапливающего сумматора, вход управления суммиро-ванием которого подключен к выходу переполнения вычитающего счетчика, второму входу элемента ИЛИ и к первому установочному входу триггера, собдийенного вторым установочным входом с счетчным входом вычитающего счетчика и с выходом мультиплексора, управляющие входы которого подключены к выходам старших разрядов накапливающего сумматора, а информационные входы " к выходам линии задержки, соединенной входом с выходом генератора опорной частоты, причемвыход, элемента ИЛИ подключен.к входууправления установкой кода вычитающего счетчика, а выход триггера соединен через дифференцирующий элементс выходной шиной умножителя частоты,о т л и ч а ю щ и й с я тем, что,с целью повышения точности умножения частоты за счет уменьшения погрешности от дискретизации периодавходного сигнала, в умножитель частоты.дополнительно введены второй итретий регистры, шифраторы и группаэлементов И, подключенных первымивходами к выходам первого шифратора,вторыми входами - к второму выходу15 блока синхронизации,.а выходами -к установочным вхоДам старших разрядов накапливающего сумматора, соединенного суммирующими входами младших разрядов с выходами второго2 О шифратора, причем выходы линии задержки подключены к информационнымвходам второго регистра, соединенного выходами с входами первого шифратора и с информационными входами2 третьего регйстра, а входы второгошифратора подключены к выходам второго и третьего регистров, соединенных управляющими входами с первымвыходом блока синхронизации.Источники информации,Зо принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке У 2510430/18-24,кл, 6 06 Г 7/52, 1977.2, Авторское свидетельство СССРЗ 5 по заявке Р 2552193/18-24,кл. 6 06 Г 7/52, 1977.3. Авторское свидетельство СССРпо заявке Р 2693991/18-24,кл. 6 06 6 7/16, 1978 (прототип).807322 оставитель С. Казиновехред С. Беца Коррект ору Кев едакто аказ 294/75 ен ет/5 иал ППП "Патент", г. Ужгород, ул. Проектная, 4 Тираж 756 ИИПИ Государст по делам изоб 5, Москва, Ж-ЗПодписноео комитета СССРй и открытийшская наб., д. 4