Умножитель частоты

0118 И 250 ОП ИСАНИ Е ИЗОБРЕТЕНИЯ Союз Соеетскнх Социалистических Республик" . Рс 5 6 Г 715 нением заявки Хе с присоеди23) Приоритет Гасу арстоениыи комитеСССРелам изобретенийи открытий(54) УМНОЖИТЕЛЪ ЧАСТО Изобретение относится к области автоматики и вычислительной техники и может быть использовано для умножения частоты в диапазонах низких и инфранизких частот при обеспечении равенства скважностей выходных и входных импульсных сигналов.Известен умножитель частоты Ц, содержащий генератор опорной частоты, делитель частоты, элемент задержки, счетчик, регистр памяти и управляемый делитель частоты.Известен также умножитель частоты 2, содержащий генератор опорной частоты, управляемый делитель частоты, формирователь импульсов, блок управления, элементы И и ИЛИ, счетчики импульсов, группы элементов И и регистр памяти.Наиболее близким по технической сущности к изобретению является умножитель частоты 3), содержащий делитель частоты, генератор опорной частоты, подключенный выходом к первым входам первого и второго элементов И, соединенных вторыми входами соответственно с прямым и инверсным выходами триггера, формирователь, вход которого подключен к входу импульсов умножаемой частоты, а выход - ко входу блока управления, соединенного первым выходом с управляющим входом первого регистра памяти, подключенного информационными входамп к выходам разрядов первого счетчика, а выходами - к первым входам элементов И первой группы,выходы которых соединены с установочны 5 ми входами второго счетчика, подключенного счетным входом к выходу дополнительного генератора опорной частоты и кпервому входу схемы фиксации нулей, соединенной выходом с выходом умножителя10 частоты, а остальными входами - с выходами разрядов второго счетчика, причемпервый вход триггера подключен к первому выходу блока управления, соединенноговторым выходом с входом обнуления пер 15 вого счетчика, счетный вход которого подключен к выходу первого элемента И, авторой вход триггера соединен через делитель частоты с выходом второго элемента И.20 Такие устройства не позволяют при умножении частоты обеспечить равенствоскважности входных и выходных импульсов, что ограничивает его функциональныевозможности,25 Целью изооретепия является расширениефункциональных воз можпостеп за счетобеспечения скважности выходных импульсов, равной скважности входных импульсов.Эта цель достигается тем, что в умножп 30 тель частоты, содержащий делитель часто 8112503ты, генератор опорной частоты, подключенный выходом к первым входам первого и второго элементов И, соединенных вторыми входами соответственно с прямым и инверсным выходами триггера, формирователь, вход которого подключен к входу цчпульсов учножаечой частоты, а выход к входу блока управления, соединенного первым выходом с управляющим входом первого регистра памяти, подк;почсцного информационными входамц к выходам разрядов псрвого счетчика, а выходамц - и первым входам элементов И псргой группы, выходы которы соединены с установочными входами второго счетчшсавведены вторые регистр памяти ц группа элементов И, третий счетчик и элемент ИЛИ, подключенный выходом ко входу обнуления первого счетчика, первым водом - к первому выходу блока управления, а вторым входом - к второму выходу блока управления и к управляющему входу второго регистра памяти, соединенного и нформационным п входами с выходами разрядов первого счетчика, счетный вход которого подключен через делитель частоты к выходу генератора опорной частоты. Выходы второго регистра памяти соединены с первыми входами элементов И второй группы, выходы которых подключены к установочным входам третьего счетчика, а вторые входы - к инверсному выходу триггера, соединенного пряы выходом с выходом умножцтеля частоты и с вторыми входами элементов И первой группы, а первым и вторым входамц - с выходамц обцулсшя соответственно третьего и второго счетчиков. Счетный вход второго счетчика подключен к выходу первого элемента И, а счетный вход третьего счетвцка - и вы:соду второго элемента И.11 а чертеже дана структурная схема умцожителя частоты,Умцожитель частоты содержит формирователь 1, вод которого подключен к входу импульсов умножаемой частоты, а выход - к входу блока управления 2, Блок управления соединен первьв выходом с управляющим входом первого регистра памятии 3 и с первым входом элемента ИЛИ 4, а вторым выходом - с управляющим входом второго регистра памяти 5 и со вторым входом элсчецта ИЛИ 4. Выход элемента ИЛИ 4 подключен ко входу обнуления первого счетчика 6, работающего в режиме суммирования. Выходы разрядов счетчика 6 сосдицеш с информационнымц входами регистров 3 и 5. Счетцыц вход счетчика 6 подключен через делитель частоты 7 к выходу генератора опорной частоты 8 и к первым входам первого и второго элементов И 9 и 10. Выходы регистра 3 соединены с первыми входами элементов И первой группы 11, подключенных выходами к установочным входам второго счетчика 12, работающего в режиме вычитанияимпульсов, Счетчик 12 соединен счетнымвходом с выходом элемента И 9, а выходомобнуления - со вторым входом триггера5 13, прямой выход которого подк,.почсц к выходу умножцтеля частоты, второму водуэлемента И 9 и к вторым водам элементовИ группы 11. Выходы регистра 5 соединены с первыми входамц элементов И второй10 группы 14, подключенных выходами к установочным водам третьего счетчика 15, работающего в режиме вычцтацця импульсов.Счетчик 15 соедццсц счетным входом с вь- ходом элсчента И 1 О, а выходом обцулс 15 цця - с трстьцм входом триггера 13, инверсный выход которого подклочсц к второму входу элемента И 10 ц к вторым входам элементов И группы 14. Делитель частоты 7 осет быть выполнен управ;яемы.20 Умцожитсль частоты работает следующим образом,Входной сигнал (в цсрцод повторениякоторого равен сучме длительности импульса ти и длцте;пности паузы тп, поступает ца вход формирователя 1, которыйформирует из него прямоугольные импульсы, поступающие ца вход блока управления 2, 11 а первом выходе блока управления 2 импульсы короткой длительности10 появляются з момент начала паузы учцожаемого сигнала, а а вгороде выходе - вмомент начала пу;ьса упосасмоо сигнала. Блок управ еи: 2 может бять реализован, например, на двух одцовцбрато 35 рах и инвсргоре, которыц ;одключен водоъ к Вхо су Олока управ;ецц 5 ц и входупервого одцовибратора, а выходомк входу другого одновцбратора. Выходы одновцбраторов соединены с соответствующими40 выходамц блока управления. Одцовцбраторы формируют выходные импульсы короткой длительности цри положительных перепада ца их вода.Импул:сы с выходом блока уцравлсшгя45 2 чсрсз элсмст ИЛИ 4 осущсствлпот обцулецце счстчгка 6 цсрсд началом очередного и;пульса цлц паузы входного сигнала. Гссратор 8 непрерывно заполняет счетчик 6 имцульсамц опорной частоты про 50 шедшими через дс.итсл; частоты 7 с коэффициентом дслспия К. В течсццс длительцост. и: ульса входного сигнала ца сцстчик 6 поступит количество импульсов Ли,равноевд т ивхи --С началом паузы входного сигнала импульс с первого выхода блока управления 2 перепишет число Ли в регистр памяти 3 60 ц затем сбросит счетчик 6 в пулевое состояние, В течение последующей паузы водного сигнала на счетчик 6 поступит число импульсов Л,ь равное40 бО С началом последнего импульса входной умножаемой частоты будет сформирован сигнал на втором выходе блока управления 2, Этот сигнал перепишет число Лп в регистр памяти 5 и затем обнулит счетчик 6. Далее описанный выше процесс счета и запоминания чисел Ж, Лповторяется в каждом периоде входного сигнала.Одновременно с этим процессом идет процесс формирования выходного сигнала умножителя частоты. Пусть в рассматриваемый момент времени триггер 13 находится в единичном состоянии, тогда число Упереписывается из регистра 3 в счетчик 12 через группу элементов И 11. Поскольку при этом элемент И 9 открыт, то импульсы опорной частоты поступают на счетчик 12, уменьшая его содержимое, Когда счетчик 12 обнулится, импульс с выхода этого счетчика переведет триггер 13 в нулевое состояние. При этом элемент И 9 и группа элементов И 11 закроются, а откроются элемент И 10 и группа элементов И 14, Через открытую группу элементов И 14 число Л перепишется из регистра памяти 5 в счетчик 15, а импульсы опорной частоты с выхода элемента И 10 начнут поступать ца вход счетчика 15, уменьшая его содержимое, Когда счетчик 15 обнулится, импульс с его выхода снова переключит триггер 13 в единичное состояние, при котором на его прямом выходе появится единичный уровень, отпирающий элемент И 9 и группу элементов И 11, и далее процесс повторяется. Соответственно длительность импульсов ти паузы твыходного сигнала умножителя частоты (с прямого выхода триггера 13) будут"вых Кв вых К ф а частота выходного сигнала будет равнаХвоях --УвхПри этом скважность выходных импульсов, определяемая как отношение длительности периода выходного сигнала к длительности импульса выходного сигнала, будет равна скважности входных импульсов.Таким образом, рассмотренный умножитель позволяет обеспечить равенство скважцостей выходных и входных импульсов при умножении частоты, что расширяет функциональные возможности умпожителя, так как скважцость входных импульсов может нести дополнительную информацию о процессе. Формула изобретения Умножитсль частоты, содержащий делитель частоты, генератор опорной частоты,1 О 15 20 25 зо 35 45 50 55 подключенный выходом к первым входам первого и второго элементов И, соединенных вторыми входамп соответственно с прямым и инверсным выходамп триггера, формирователь, вход которого подключен и входу импульсов умножаемой частоты, а выходом - к входу блока управления, соединенного первым выходом с управляющим входом первого регистра памяти, подключенного информационными входами и выходам разрядов первого счетчика, а выходами - к первым входам элементов И первой группы, выходы которых соединены с установочными входамц второго счетчика, отличающийся тем, что, с целью расширения функциональных возможностей за счет обеспечения скважностц выходных импульсов, равной скважв входных импульсов, в умножитель частоты дополнительно введены вторые регистр памяти и группа элементов И, третий счетчик и элемент ИЛИ, подключенныи выходом к входу обнуления первого счетчика, первым входом - к первому выходу блока управления, а вторым входом - к второму выходу блока управления и к управляющему входу второго регистра памяти, соединенного информационными входамц с выходами разрядов первого счетчика, счетный вход которого подключен через делитель частоты к выходу генератора опорной частоты, причем выходы второго регистра памяти соединены с первыми входами элементов И второй группы, выходы которых подключены к установочным входам третьего счетчика, а вторые входы - к инверсному выходу триггера, соединенного прямым выходом с выходом умножцтеля частоты и с вторыми входамп элементов И первой группы, а первым и вторым входамп - с выходами обнуления соответственно третьего ц второго счетчиков, причем счетный вход второго счетчика подключен к выходу первого элемента И, а счетный вход третьего счетчика - к выходу второго элемента И. Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР М 561185, кл, 6 06 Г 7/39, 1975.2, Кцриацакц Н. В. ц др, Методы и устройства цифрового измерения низких и цнфранизкпх частот, Львов, Высшая школа, 1975,3. Авторское свидетельство СССР М 503238, кл. 6 06 Г 7/52, 1974 (прототип).813250 Составитель С. КазиновРедактор Л, Утехина Техред Т. Трушкина Корректор 3. Тара ипография, пр. Сапунова,Заказ 356/1 Изд.187НПО Поиск Государственного комитета ССС 1113035, Москва, Ж, Рауш Тираж 749 о делам из я наб., д. 4 Подписное етсний и открытий