Устройство для умножения

Совхоз СоаетскихСоцналнстнческнкРеспублнк ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11771669до делам изобретений и открытий(54)УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ Изобретение относится к вычислительной технике и может быть использовано в устрой ствах обработки дискретной информации для выполнения операций умножения над числами, представленными в двоично-десятичном коде.Известно устройство умножения 11, содержащее формирователь синхронизирующих импульсов, выход которого соединен с первым входом элемента И, регистр множимого, регистр множителя и схему деления количества после.1 О довательных импульсов.Известное устройство сложно и имеет низкое быстродействие, так как для получения ре. зультата умножения двух чисел необходимо произвести большое количество операций сложения, равное произведению сомножителей.Наиболее близким по технической сущности к предложенному является устройство умножения (21, содержашее триггер пуска, триггер реверса, регистры множимого и множителя, фор 20 мирователь синхроимпульсов, схему знака и схему управления, счетчик результата, вычитающий счетчик и элементы И и ИЛИ, причем выход формирователя синхроимпульсов соеди 2нен с первым входом первого элемента И, второй вход которого соединен с прямым выхо. дом триггера пуска, а выход, через второй элемент И, соединен со входом счетчика результата, выходы регистров множимого и множите. ля через многовходовые элементы И и элемент ИЛИ соединены со счетными входами вычитающего счетчика и триггера реверса.Описанное устройство обладает низким быст. родействием, так как для получения результата умножения двух чисел требуется большое число операций, равное произведению сомножителей.Цель изобретения - повышение быстродействия,Указанная цель достигается тем, что устрой. ство для умножения, содержащее триггер операции, регистры множимого и множителя, декады счетчика результата, элемент И, при этом первый вход элемента И соединен с первым выходом формирователя синхроимпульсов, второй вход - с прямым выходом триггера опе. рации, 8-вход которого является управлявшим входом устройства, согласно изобретению, соз 77 держит также два анализатора цифр операнда, коммутатор, группу элементов И и группу элементов ИЛИ. При этом первый, второй и третий выходы формирователя синхроимпуль. сов соединены с соответствующими входами синхронизации первого и второго анализаторов цифр операнда, информационные входы кото. рых соединены с выходами соответственно регистра множимого и регистра множителя, а первые управляющие входы соединены с управляющим входом устройства. Выход элемента И соединен со вторым управляющим входом первого анализатора цифр операнда, а третий вход элемента И соединен с первым управляющим выходом второго анализатора цифр операнда, второй управляющий вход которого соединен со вторым управляюшим выходом первого анализатора цифр операнда, а третий управ. ляюший выход - с В.входом триггера операции, Группы выходов первого и второго анали. заторов цифр операнда соединены с соответствуюшими группами входов коммутатора, выходы которого соединены с информационными входами соответствуюших элементов И группы, входы синхронизации элементов И группы соединены с выходом элемента И, выходы -тых элементов И группы ( = 2 - и, где и - коли. чсство разрядов произведения минус единица) соединены с первыми входами 1-тых элементов ИЛИ (1 = 1 - и - 1) группы, выходы которых соединены со счетными входами (1+1).х декад счетчика результата, вторые входы 1-тых элемен. тов ИЛИ группы соединены со счетными выходами 1-тых декад счетчика результата, счетный вход первой декады которого соединен с выходом первого элемента И группы.Кроме этого, анализатор цифр операнда содержит вычитаюший счетчик, суммирующий счетчик, дешифратор, коммутатор цифр, два триг. гера, четыре элемента И и два элемента ИЛИ, при этом счетный вход вычитаюшего счетчика является вторым управляющим входом анали. затора цифр операнда, группа информационных входов вычитаюшего счетчика соединена с группой выходов коммутатора цифр, а выход - с первым входом первого элемента И и Я-вхо дом первого триггеру, единичный выход которого соединен с первыми входами второго и третьего элементов И, Второй вход второго элемента И и первый вход четвертого элемен. та И являются первым входом синхронизации анализатора цифр операнда, вторым входом синхронизаций которого являются В-входы пер. вого и второго триггера, а третьим входом синхронизации - второй вход третьего элемента И. Третий вход второго элемента И соеди.нен с нулевым выходом второго триггера, айвыход - с первым входом первого элемента ИЛИ и счетным входом суммируюшего счет 1669 4 чика, вход установки нуля которого соединенсо вторым входом первого элемента ИЛИ и выходом четвертого элемента И, являющегосятретьим управляюшим выходом анализатора цифр операнда. Информационные выходы сум.мируюшего счетчика соединены с входами де. шифратора, информационные выходы которого соединены с соответствуюшими входами коммутатора цифр и являются группой выходов анализатора цифр. операнда, Управляющий выход дешифратора соединен со вторым входомпервого элемента И, информационные входы которого являются информационными входамианализатора цифр операнда, выход которого соединен с 8-входом второго триггера и является вторым управляющим выходом анализаторацифр операнда. Выход третьего элемента И соединен е первым входом второго элемента ИЛИ,второй вход которого является первым управ.ляющим входом анализатора цифр операнда,а выход соединен с входом синхронизации коммутатора цифр, информационные входы которого являются информационными входами анали.затора цифр операнда. Выход первого элементаИЛИ соединен с входом установки нуля вычитающего счетчика, единичный выход второготриггера соединен со вторым входом четвертого элемента И, а нулевой выход первого триггера является первым управляющим выходоманализатора цифр операнда.На чертеже представлена схема устройстваумножения, содержащего триггер 1 операции,регистр 2 множителя, регистр 3 множимого,элемент И 4, формирователь 5 синхроимпульсов, первый и второй анализаторы 6 и цифроперанда, коммутатор 8, группу элементов И9 - И 9,групп элементов ИЛИ 10 - 10декады 11 - 11 счетчика результата и управ.и+ляющий вход 12, Каждый из анализаторов 6 и 7состоит из вычитающего счетчика 13, суммируюшего счетчика 14, дешифратора 15, коммутатора 16 цифр, первого и второго триггеров17 и 18, четырех элементов И 19 - 22 и двухэлементов ИЛИ 23 и 24.45Устройство работает следующим образом.Перед началом работы триггер 1 операции,суммирующие счетчики 14, регистр 2 множите.ля, вычитаюшие .счетчики 13, триггеры 17, 18,Ь 4регистр 3 множимого, декады 11 -11 счетчика результата устанавливаются внулевое 50(исходное) состояние (цепи, установки элемен.тов памяти не показаны).В.регистр 2 множителя записывается значение множителя в двоично-десятичном коде,а в регистр 3 множимого - значение множимого также в двоично.десятичном коде.Устройство начинает работать с момента по.ступления сигнала на управляющий вход 12устройства. По этому сигналу триггер 1 опера.ции устанавливается в единичное состояние.Одновременно этот сигнал через элементы ИЛИ 24 анализаторов 6 и 7 поступает на входы коммутаторов 16 цифр;Коммутатор 16 цифр анализатора 6 осуществляет перепись двоично.десятичного кода каждого разряда множимого из регистра 3 множи. мого и вычитаюший счетчик 13, Так как суммирующий счетчик 14 находится в исходном состоянии, то по сигналу управления в вычитающий счетчик 13 записывается двоично.десятичный код первого разряда множимого.Одновременно по сигнал, поступившему с выхода элемента ИЛИ 24,;злизатора 7, срабатывает коммутатор 16, к: рый осуществляет перепись двоично-десятичн. о кода соответствующего разряда множителя из регистра 2 множителя в вычитаюший счетчик 13, В рассматри. ваемом случае, когда суммирующий счетчик 14 находится в исходном состоянии, в вычитаюший счетчик 13 записывается двоично.десятичный код первого разряда множителя.Сигнал с единичного выхода триггера 1 операции открывает по первому входу элемента И 4, на третий вход которого предварительно подан сигнал разрешения с нулевого выхода триг. гера 17 анализатора 7, а на второй вход - импульсы с первого выхода формирователя 5 син. хроимпульсов. С выхода элемента И 4 последовательность импульсов подается на счетный вход вычитающего счетчика 13 анализатора 6 и одновременно на один из входов группы элементов И 9 - И 9, На другие входы групипы элементов И 9 - И 9 поступает сигналис соответствующего выхода коммутатора 8.Коммутатор 8 в зависимости от сигналов на информационных выходах суммирующих счетчиков 14 анализаторов 6 и 7, которые через соответствующие дешифраторы 15 поступают на его входы, формирует соответствующий выходной сигнал, открывающий один из элементов группы элементов И 9 - И 9 . В результатеипоследовательность импульсов с выхода элемента И 4 подается на вход соответствующей декады 11 - 11 счетчика результата. В на.1 И+4чальный момент суммирующий счетчик 14 анализатора 7 установлен в исходном состоянии, что соответствует первому циклу операции умножения, Суммирующий счетчик 14 анализатора 6 также находится в нулевом состоянии, что соответствует первому микротакту операции умножения. На основании этих сигналов комму. татор 8 формирует выходной сигнал, который открывает только один элемент И 9 группыи последовательность импульсов с выхода элемейта И 4 начинает поступать на вход первой декады 11 счетчика результата.После того как на счетный вход вычитаюшего счетчика 13 анализатора 6 и одновременно50 55 ножения работает до тех пор, пока не будет закончен предпоследний микротакт операции умножения,При этом по сигналу с выхода элемента И 20 суммирующий счетчик 14 переходит в очередное состояние, а вычитаюший счетчик 13 устанавливается в исходное состояние,Сигнал управления с первого информационно. го выхода дешифратора 15 открывает элемент И 19. Сигнал с соответствующего второго информационного выхода дещифратора 15, во.первых, подготавливает коммутатор 16 цифрдля записи в вычитающпй счетчик 13 двоично 716696на вхоД первой декады 11 счетчика результата поступит число импульсов, равное значениюпервой декады множимого, на выходе вычитающего счетчика 13 формируется сигнал, совпа.дающий с импульсом на первом, выходе формирователя 5 синхроимпульсов.Данный сигнал формируется в момент перехода вычитающего счетчика 13 в нулевое состояние. Триггер 17 устанавливается в единичное 10 состояние. Сигнал с единичного выхода триггера 17 открывает элемент И 20, предварительноподготовленный к срабатыванию сигналом управления с нулевого выхода триггера 18. Импульс с первого выхода формирователя 5 син.15 хроимпульсов через открытый элемент И 20 поступает на счетный вход суммирующего счетчи-ка 14 и через элемент ИЛИ 23 -на вход ус.тановки нуля вычитаюшего счетчика 13, Приэтом суммирующий счетчик 14 переходит в пер С вое состояние, а вычитающий счетчик 13 устанавливается в исходное (нулевое) состояние.Сигналы с информационных выходов суммирующего счетчика 14 поступают на вход дешифратора 15. На одном из его информационных 25 выходов формируется очередной сигнал, который, с одной стороны, подготавливает коммутатор 16 цифр для записи двоично десятичногокода второго разряда множимого в вычита 1 ощийсчетчик 13 и, с другой стороны, дает возмож. ЗО ность коммутатору 8 сформировать сигнал навтором выходе. При этом сигнал с выхода ком.мутатора 8 подготавливает к срабатыванию элемент И 9 .Кроме того, сигнал с единичного выходатриггера 17 открывает элемент И 21, Импульсс третьего выхода формирователя 5 синхроимпульсов через открытый элемент И 21 и черезэлемент ИЛИ 24 подается на вход коммутатора 16 цифр, в результате чего в вычитаюшийсчетчик 13 записывается двоична-десятичныйкод очередного, второго разряда множимого.С выхода элемента И 4 последовательностьимпульсов продолжает поступать на счетныйвход вычитающего счетчика 13 и через открытый элемент И 9 и элемент ИЛИ 10 - навход второй декады 11 счетчика результата.Аналогично описанному устройство для ум.771669 десятичного кода последнего разряда множимо.го и, во-вторых, обеспечивает коммутатору 8возможность формирования управления входомсоответствующей декады 11 - 11 счетчика1+1результата для приема последовательности им.пульсов э последнем микротакте.Импульс с третьего выхода формирователя 5синхроимпульсов через открытый элемент И 21через элемент ИЛИ 24 подается на управляющийвход коммутатора 16 цифр, в результате чегов вычитаюцтий счетчик 13 записывается двоичнодесятичный код последнего разряда множимого,Импульс со второго выхода формирователя 5синхроимпульсов устанавливает триггер 17 в нулевое состояние. 15С выхода элемента И 4 последовательностьимпульсов продолжает поступать на счетныйвход вычитаюшего счетчика 13 анализатора 6и на вход соответствующей декады счетчикарезультата.После того как на счетный вход вычитающего счетчика 13 и одновременно на вход соответствующей декады счетчика результата поступит число импульсов, равное значению последнего разряда множимого, на его выходе формируется сигнал, который поступает, во-первых,на 8-вход триггера 17 и через открытый элемент И 19 на 8-вход триггера 18, устанавливая их в единичное состояние, и, во-вторых,на счетный вход вычитаюшего счетчика 13 анализатора 7,При этом число, записанное в нем и равноепервому разряду множителя, уменьшается наединицу,Импульс с первого выхода формирователя5 синхроимпульсов через открытый элемент И22 поступает на вход установки нуля сумми.рующего счетчика 14 анализатора б и черезэлемент ИЛИ 23 - на вход установки нулявычитаюшего счетчика 13,Импульс с третьего выхода формирователя 5синхроимпульсов через открытый сигналом с, единичного выхода триггера 17 элемент И 21и через элемент ИЛИ 24 поступает на входкоммутатора 16 цифр, В результате в вычитающий счетчик 13 записывается двоично-десятичный код первого разряда множимого,Так как суммирующие счетчики 14 анализаторов 6 и 7 опять находятся,в исходном состо.янии, то, аналогично описанному, коммутатор8 формирует на первом выходе сигнал, кото.рый снова открывает элемент И 9.Сигналом со второго выхода формировате ля 5 синхроимпульсов в нулевое состояние устанавливаются триггеры 17 и 18 анализатора 6,Таким образом осуществляется окончаниепервого такта операции умножения и переходк выполнению второго такта,8После выполнения первого такта операцииумножения в счетчике результата находится чис.ло, равное значению множимого.В последующих тактах устройство работаетаналогично, При этом общее число тактов равнозначению первого разряда множителя.В процессе выполнения последуюших тактовоперации умножения осуществляется сложениепромежуточного результата со значением соответствующего разряда множимого,Как было отмечено ранее, в конце каждоготакта операции умножения на выходе элементаИ 19 анализатора 6 формируется сигнал, посту.паюший на счетный вход вычитаюшего счетчика 13 анализатора 7.После того как на его вход будет поданочисло импульсов, равное значению первого раз.ряда множителя, что соответствует окончаниювыполнения процедуры умножения на разрядмножителя, т.е, окончанию первого цикла операции умножения, на выходе вычитающего счетчика 13 анализатора 7 формируется сигнал.По этому сигналу триггер 17 анализатора 7устанавливается в единичное состояние. Сигна.лом с единичного выхода триггера 17 открывается элемент И 20, предварительно подготовленный по второму входу сигналом управленияс нулевого выхода триггера 18,Импульс с первого выхода формирователя 5синхроимпульсов через открытый элемент И 20поступает на счетный вход суммирующего счетчика 1 Х, а через элемент ИЛИ 23 - на входустановки нуля вычитаюшего счетчика 13, Приэтом суммирующий счетчик 14 переходит впервое состояние, а вычитающий счетчик 13 -в исходное состояние. Сигналы с информационных выходов суммирующего счетчика 14 поступают на входы дешифратора 15. На одном изего информационных выходов формируется сиг.нал управления, который, во-первых, подготавливает коммутатор 16 цифр для записи двоично-десятичного кода второго разряда множителя и, во-вторых, дает возможность коммутатору 8 сформировать сигнал управления элементом И 9 группы, Это обеспечивает сдвиг наодну декаду при записи множимого в счетчикрезультата, так как очередной цикл работы устройства умножения соответствует операции умножения на следую 1 ций разряд множителя.Кроме того, сигнал с единичного выходатриггера 17 цикла открывает элемент И 21.Импульс с третьего выходаформирователя 5синхроимпульсов через открытый элемент И 21и через элемент ИЛИ 24 подается на вход коммутатора 16 цифр, в результате чего в вычитающий счетчик 13 записывается двоично-десятич.ный код второго разряда множителя. Одновременно аналогично описанному по сигналу стретьего выхода формирователя 5 синхроимпуль 771669сов осуществляется запись в вычитающий счетчик 13 анализатора 6 двоично-десятичного кода первого разряда мцожимого. Затем сигналом со второго выхода формирователя 5 синхроим. пульсов триггер 17 анализатора 7 и триггеры 17 5 и 18 анализатора 6 устанавливаются в нулевое состояние.С выхода элемента И 4 последовательность импульсов продолжает поступать на счетный вход вычитающего счетчика 13 анализатора б и через открытый элемент И 9 группы и элемент ИЛИ 1 О группы - на вход второй декады 11 счетчика результата.гУстройство умножения работает аналогично описанному, при этом коммутатор 8 обеспечи. 5 вает необходимый сдвиг на одну декаду.После того как на вход вычитаюшего счетчика 13 анализатора 7 поступит число импульсов, равное значению второго разряда множителя, что соответствует окончанию умножения 20 , на второй разряд множителя, на выходе вычи ОПосле установки триггера 1 операции в нулевое состояние снимается сигнал управления с входа элемента И 4, в результате чего прекращается поступление последовательности импульсов ца вход декад 11 - 11 счетчика резульИтата.Импульс со второго выхода формирователя 5 сицхроимпульсов устанавливает в нулевое состояние триггеры 17 и 18 анализаторов 6 и 7.После этого устройство, возврашается в исходное состояние, На этом операция умножения заканчивается и устройство готово к выполнению очередной операции умножения.Предлагаемое устройство для умножения по сравнению с известными устройствами обладает более высоким быстродействием, так как количество тактовых импульсов, необходимое для вычисления произведения двух чисел, равно произведению сумм цифр этих чисел. Формула изобретения45 тающего счетчика 13 анализатора 7 формируется очередной сигнал,Аналогично описанному, осуществляется перевод в очередное состояние суммирующегосчетчика 14, запись двоично-десятичного кодаочередного разряда множителя в вычитающийсчетчик 13 анализатора 7 и запись двоичнодесятичного кода первого разряда множителя, в вычитаюший счетчик 13 анализатора б. 30После окончания выполнения предпоследнегоцикла суммирующий счетчик 14 анализатора 7переводится в состояние, соответствующее подготовке устройства к умножению на последнийразряд множителя. 35Устройство для умножения осуществляетаналогично описанному умножение на последний разряд множителя,После того как на вход вычитаюшего счетчика 13 анализатора 7 поступит число импуль,сов, равное значению последнего разряда множителя, на его выходе формируется сигнал,который поступает на Б-вход триггера 17 ичерез элемент И 19, подготовленный сигналомс информационного выхода дешифратора 15 -на 8-вход триггера 18, устанавливая их в единичное состояние.Сигнал с единичного выхода триггера 18открывает элемент И 22.Импульс с первого выхода формирователя5 синхроимпульсов через открытый элемент И22 поступает на вход установки нуля суммирующего счетчика 14, через элемент ИЛИ 23на вход установки нуля вычитающего счетчика 13 и на Я-вход триггера 1 операции, уста 55наливая их в исходное (нулевое) состояние.Одновременно устанавливается в исходное состояние суммируюший счетчик 14 и вычита.юший счетчик 13 анализатора 6,1, Устройство для умножения, содержащее триггер операшги, регистры мцожимого и множителя, декады счетчика результата, элемент И, при этом первый вход элемента И соединен с первым выходом формирователя сицхронм. пульсов, второй вход - с прямым выходом триггера операции, Я-вход которого является управляющим входом устройства, о т л и ч аю щ е е с я гем, что, с целью повышения быстродейстьия, в него дополнительно введены два анализатора цифр операнда, коммута. тор, группа элементов И и группа элементов ИЛИ, при этом первый, второй и третий выходы формирователя сицхроцмпульсов соединены с соответствующими входами сцнхройцзации первого ц второго анализатора цифр опс. ранда, информационные входы которых соединены с выходами соответствеццо регистра множимого и регистра множителя, а первые управляющие входы соединены с управляюшим вхо. дом устройства, выход элемента И соединен со вторым управляющим входом первого ана. лизатора цифр операнда, а третий вход элемента И соединен с первым управляющим выхо. дом второго анализатора цифр операнда, второй управляющий вход которого соединен со вто. рым управляющим выходом первого анализатора цифр операнда, а третий управляющий выход - с В.входом триггера операции, группы выходов первого и второго анализаторов цифр операнда соединены с соответствующими группами входов коммутатора выходы которого соединены с информационными входами соответствующих элементов И группы, входы синхронизации элементов И группы соединены с выходом элемента И, выходы .тых элементов И группы ( = 2 - и, глс и - количество раз11рядов произведения минус единица) соединены с первыми входами 1.тых элементов ИЛИ (1 = 1-и - 1) группы, выходы которых соединены со счетными входами (1+1).х декад счетчика результата, вторые входы 1-тых элементов ИЛИ группы соединены со счетными выходами 1.тых декад счетчика результата, счетный вход первой декады которого соединен с выходом перво. го элемента И группы.2. Устройство по п, 1, о т л и ч а ю ш е. е с я тем,. что анализатор цифр операнда содержит вычитаюший счетчик, суммирующий счетчик, дешифратор, коммутатор цифр, два триггера, четыре элемента И и два элемента ИЛИ, при этом счетный вход вычитаюшего счетчика является вторым управляющим входом анализатора цифр операнда, группа информационных входов вычитаюшего счетчика соеди. непа с группой выходов коммутатора цифр, а выход - с первым входом первого элемента И и 8-входом первого триггера, единичный выход которого соединен с первыми входами второго и третьего элементов И, второй вход второго элемента И и первый вход четвертого элемента И являются первым входом синхро. низации анализатора цифр операнда, вторым входом синхронизации которого являются В-входы первого и второго триггеров, а третьим входом синхронизации - второй вход треть. его элемента И, третий вход второго элемента И соединен с нулевым выходом второго триггера, а выход - с первым входом первого элемента ИЛИ, и счетным входом суммирующего счетчика, вход установки нуля которого соеди. нен со вторым входом первого элемента ИЛИ 771669и выходом четвертого элемента И, являющего.ся третьим управляющим выходом анализатора цифр операнда, информационные выходы суммирующего счетчика соединены с входами дешифратора, информационные выходы которогосоединены с соответствующими входами комму.татора цифр и являются группой выходов ана.лизатора цифр операнда, а управляющий выходдешифратора соединен со вторым входом пер. О вого элемента И, информационные входы кото.рого являются информационными входами анализатора цифр операнда, выход которого соеди.нен с 8 входом второго триггера и являетсявторым управляющим выходом анализатора 15 цифр операнда, выход третьего элемента И соединен с первым входом второго элемента ИЛИ,второй вход которого является первым управ.ляюшим входом анализатора цифр операнда, авыход соединен с входом синхронизации комму. эо татора цифринформационные входы которогоявляются информационными входами анализатора цифр операнда, выход первого элемента ИЛИсоединен с входом установки нуля вычитающе.го счетчика, единичный выход второго триггера эч соединен со вторым входом четвертого элемента И, а нулевой выход первого триггера является первым управляющим выходом анализато.ра цифр операнда. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР У 339915,кл, 6 06 Р 7/52, 1970. 2. Авторское свидетельство СССР У 434411,кл, 6 06 Е 7/39, 1970 (прототип),771669 Составитель Г. ПлешТехред Н. Граб орректор М. Вигула рловская к Заказ 6699/6 Тир НИИПИ Государств по делам изобрете 13035, Москва, Жж 751енного комитетаний и открытий5, Раушская наб исное илиал ППП "Патент", г, Ужгород, ул. Проектная, 4