G06F 15/00 — Цифровые компьютеры вообще

Номер патента: 1621029

Опубликовано: 15.01.1991

Авторы: Голицын, Парфенов, Швырев

МПК: G06F 15/00, G06F 9/46

Метки: вычислительная, запросов, прерываний, ускоренной, электронная

...чем приоритет, присвоенный описываемому устройству (сигнал на входах В 5,. Я 7 блока 28 прерывания), например, обслуживание внутреннего таймера и т.п требование прерывания от устройства ставится в очеоепь 1на обслуживание, и при обслуживании . прерывания более высокого приоритета,сопровождаемого изменением сигналовЦПР и РПР узла микропроцессора 1,состояние описываемого устройства 35 не изменяется, так как для этих прерываний.шифр кода прерывания, выдаваемый с выхода 00 регистра 29, не совпадает с шифром кода, реализованного в шифраторе 23 начала прерыва 40 ния. Этим исключается потеря заявок на обслуживание от описываемого устройства. Кроме того, если в описываемый отрезок времени на линии 22 коллективного пользования одним из...

Номер патента: 1629912

Опубликовано: 23.02.1991

Авторы: Иванов, Казаков, Сапин

МПК: G06F 15/00, H03M 13/00

Метки: данных, декодирования

...24 кратному синхросигналу,.Дальнейшийвыбор фазы (1 из 24 синхросигналов)для выделения данных производится раздельно для каждого канала 2 обработкиданньвс с помощью. ПЗУ 6 и. счетчика 8(Фиг.2),Сдвиг информационных последовательностей по разным каналам относительно друг друга определяется качеством изготовления НМЛ и может достигать 1,5 периода следования данных.Влияние сдвига на выделение информации устраняется во время чтенияпреамбулы длиной 41 период. В течение 1/3 - 2/3 времени чтения преамбулы происходит втягивание в синхронизм блока 5 дАПЧ. Выравнивание пе 16299 12 10рекоса в выделяемой каналами 2 информации производится ОМЗУ 7 (фиг.2),Временная диаграмма процесса чтения преамбулы и данных для двух каналов,причем начало...

Номер патента: 1647584

Опубликовано: 07.05.1991

Автор: Верстаков

МПК: G06F 15/00, G06F 9/00

Метки: данных, процессора

...операции операнды выбираются из наиболее быстродействующей сверхоперативной памяти с прямой адресацией,. время выполнения операции блока 4 определяется суммой задержек магрицы 2 и блоков 4 и 5. Операция.обмена данными состоит ыз вычисления адреса ОЗУ и соответственно обмена, время ее выполнения определяется сум, мой задержек ЗЛИ 2 и блоков 5, 6, 8, 9, Чтобы согласовать времена выполнения операции блока 4 и обмена, последняя выпопняется в два этапа: на нервом происходят вычисление адреса ОЗУ, на втором обмен. Возможность475846 Устройство обработки данных процессора, содержащее блок памяти данных, регистр адреса, индексный арифметический блок, буферный регистр, конвейерный регистр, блок регистров, блок программного управления,...

Номер патента: 1647594

Опубликовано: 07.05.1991

Авторы: Адонин, Алдабаев, Демченко, Махонин, Николенко

МПК: G05B 19/18, G06F 15/00

Метки: контроллер, программируемый

...обмена вычислительный блок 1 выдает сигнал "Прием" для запоминания значений входных дискретных сигналов во вторых 111-11 сдвиговых регистрах.Повторить М О Ч М, АМ раэ /МХН При выполнении в таком фрагменте команды МОЧМ, А на выходах 45 э и 455 преобразователя 45 формируются сигналы "Сдвиг" и "Запись".Значение входного дискретного сигнала с выхода последовательной информации второго 11 л сдвигового регистра последнего блока ввода-вывода 3 поступает через соответствующие выход узлов 41-4 и через второй информационный вход первого коммутатора 35 на информационный вход Для этого узел 39 должен выполнить командуЗТД, 8 ффНПри этом на выходе 45 л преобразователя 45 формируется сигнал "Прием", который5 через четвертый вход и четвертый...

Номер патента: 1667092

Опубликовано: 30.07.1991

Автор: Петров

МПК: G06F 15/00

Метки: дискретной, ископаемых, моделирования, обогащения, операции, полезных, процесса, разделительной, сепарационной, характеристике

...15 при поступлении на его вход адреса от линии 12 задержки формирует адрес, предшествующий поступающему на его вход Так как триггер 18 находится в нулевом состоянии, что обеспечивает открытие коммутатора 13, адрес с адресного входа блока 11 памяти через линию 12 задержки, коммутатор 13 и блок элементов ИЛИ 14 поступает на вход запоминающего устройства 19. В запоминающем устройстве 19 хранятся два вектора данных: вектор заданных значений аргумента сепарационной характеристики и. соответствующий ему вектор значений сепарационной характеристики. При поступлении адреса на вход запоминающего устройства 19 и сигнала от триггера 18, проходящего через элемент ИЛИ 31 на управляющий вход запоминающего .устройства 19, на первом его выходе...

Номер патента: 1675880

Опубликовано: 07.09.1991

Авторы: Горячев, Евланников, Мелехин

МПК: G06F 15/00, G06F 9/00

Метки: программируемый, сопроцессор

...адреса 7232Запись в регистр адреса микрокоманды 1232(Запись в регистр команды блока адресации УЗапись в регистр вектора 1232(7)Запись в регистр данных 7232(б)Номер .РОН 1 232 (5: 1) 39 37 36.)232(8) ходу узла постоянной памяти, вход синхронизации пятого триггера и вход установки в "1" второго триггера подключены к первому и второму разрядам третьего выхода узла синхронизации, вход сброса первого триггера, вход сброса и вход установки "1" пятого триггера, входы синхронизации первого, второго, третьего и четвертого триггеров соединены с первого по седьмой разрядами девятого выхода узла постоянной памяти соответственно, вход режима узла синхрони зации подключен к выходу пятого триггера, третий адресный вход узла постоянной...

Номер патента: 1675897

Опубликовано: 07.09.1991

Авторы: Поливода, Скворцов, Ярмухаметов

МПК: G06F 15/00

Метки: данных, длины, переменной

...описанная процедура сдвига повторяется необходимое число раз. В результате весь операнд(или определенная его часть) оказывается сдвинутым на четыре разряда. Циклы сдвига операнда на четыре разряда повторяготся столько раз, сколько это необходимо для выравнивания второго операнда или его части относительно первого операнда. В частности, позиции крайних правых байтов операндов в пределах полуслова могут отличаться не более чем на один байт, поэтому при ориентации на обработку полусловами (что характерно для малых ЭВМ) выравнивание либо не требуется, либо выполняется за два последовательных цикла сдвига на четыре разряда. В ходе подготовки к выполнению операции, а во многих командах - и во время выполнения операции над словами...

Номер патента: 1675898

Опубликовано: 07.09.1991

Авторы: Тупица, Шаров, Швед

МПК: G06F 15/00, G06F 15/76

Метки: микропроцессорная

...30 микропроцессор 1 вы. полняет программу, записанную ц запоминающее устройство 2, При вь:пол:ении рабочей программы в силу различных причин может возникнуть нештатная ситуация Для ее локализации и устранения необходимо произвести зацикливание программы на том участке, выполнение которого приводит к нештатной ситуации. Зацикливание участка программы можно осуществить с помощью трехбайтной команды безусловного перехода. Эта команда возвращает процессор на повторное выполнение участка программы, начиная с адреса, который указывается во втором и третьем байтах команды. На вход 32 микропроцессорной системы подается код команды безусловного перехода, на входы 33 и 32 - старший и младший байты адреса перехода, на вход 31 - код последнего...

Номер патента: 1688252

Опубликовано: 30.10.1991

Авторы: Белицкий, Городецкий, Дряпак, Зайончковский, Носова, Палагин

МПК: G06F 13/36, G06F 15/00, G06F 15/78 ...

Метки: мультипроцессорной, процессор, системы

...39 по(триггер 34 находится в единичномпереднему фронту сигнала ОТВ на вхо- состоянии), происходит возврат к неде 43 при любом (своем/чужом чтении прерывному слежению эа состояниемили записи) обращении к системному 45 триггера 33, который предварительноЗУ. Процессор в команде ОЗС или в ре- Устанавливается в "1" путем обнуленияжиме слежения производит чтение сема- триггера 32, Затем триггер 32 долженфора н режиме чтение-модификация быть установлен в единицу для разре(пауза) - запись. Поэтому после чте- шения аппаратного слежения. Если сения семафора процессор, приступая к 50 майор при чтении оказался свободным,его анализу, не освобождает системную то процессор захватывает его и вышину, а удерживает ее низким уровнем ключает механизм...

Номер патента: 1691844

Опубликовано: 15.11.1991

Автор: Горшков

МПК: G06F 15/00

Метки: вычислительный, комплекс

...- с младшими 4 разрядами шины 7 адреса, причем остальные 12 разрядов шины 7 адреса поступают на дешифра-; д тор 5 адреса, управляющий включением ЦАП 3 как периферийного устройства.Комплекс работает следующим обраэом.Программа работы блока 1 в предлагаемом режиме состоит из цикла передачи двухбайтового значения (в таблице приводится ее фрагмент), При программировании.О перед выдачей блока данных предварительно, в регистр косвенного адреса стека 16 блока 1(Н в микропроцессоре КР 580 ВМ 80) записывается код ЦАП 3 в адресном пространствемикроЭВМ, поэтому ЦАП 3 занимает 16 ячеек памяти в ЗУ 2. Затем принятые иэ ЗУ 2старшие разряды данных пересылаются врегистр 1. стека 16. Далее происходит выдача младших 8 разрядов данных через шинуданных 6...

Номер патента: 1691845

Опубликовано: 15.11.1991

Автор: Александров

МПК: G06F 15/00

Метки: параллельный, потоковый, процессор

...такте управляющих сиг- . налов в соответствии с формулами:БЛ (Сч 4 к+1 Сч 41 " Сч 4 г. ф Сч 4 к"55 "Сч 4 к+1 х, где К=1 одгр;"0" при х РЕГГА = х( % пвект .= "00") ПН 1П Ннннг П Рьп ЖЛ )П = х ГОГОТх ) ГД " йОВТ "ПБЛ);где ПОВН 1" при х(% ПОВТ НВ; ПБЛ);1,"0" при х ПОВТЧТ = х( х ЗП СЧ 4,Сч 4 гКСч 4 к+1;У 1- х(ГОТ- Я);У 2 = (ГДу ПОВТ х;УЗ=1" при КПвект="01 "1 НВуПОБРь 1);0" при х ПОБРУ 4 = Пвект.= "01") НВ)У 5= х(НВ" ПОБР);У 6 = НВ;У 7 = т(НВ ПОБРь 1);У 8 = ПОВТУ 9= х ГОТ;ПОБР = УЧ,На фиг, 4 представлены временные диаграммы синхронизирующих сигналов. Длительность такта работы блока 1 обозначена,блока 2 - Т.Формула изобретения1. Потоковый параллельный процессор,содержащий блок обработки, первый блокобработки команд, первый коммутатор,причем...

Номер патента: 1695315

Опубликовано: 30.11.1991

Авторы: Байда, Литвиненко, Середа, Тимонькин, Ткаченко, Харченко

МПК: G06F 13/00, G06F 15/00

Метки: данными, коммутируемой, обмена, шиной

...другой подшины - тогда имеется единица ( т.е.требуется межшинный обмен),Так как только на выходевторого регистра 3 появился этот адрес, он, поступая навход 14 опроса всех модулей, совпал в одном из модулей с его собственным адресом,хранящимся в генераторе 28 адреса, На выходе элемента 26 сравнения появился единичный потенциал, который выводит блок31 магистральных элементов из третьего состояния и открывает элемент И - НЕ 34, Нашине 20.2 появляется адрес модуля - получателя данных. Так как этот адрес отличен от нулевого, на выходе элемента ИЛИ 7 появляется единица, которая запрещаетдальнейшую запись в регистр 3. Шика захваченамодулем, адрес которого записан в регистре3, Заметим, что единица на выходах первого 6 и второго 7 элементов...

Номер патента: 1697082

Опубликовано: 07.12.1991

Авторы: Кричевский, Любарский, Якуба

МПК: G06F 15/00, G06F 15/78

Метки: микропрограмируемой, процессор, эвм

...стека, указывающем на длину и размещение в стеке операнда, к которому осуществляется доступ, Длина поля обращения может устанавливаться по информации из блока 4 настройки, блока 10 установки типа и длины поля данных и фиксированной (нулевой) ячейки первого блока буферной памяти в блоке 8 дескрипторов. Эти данные поступают в узел 34 стековых операций через входы 38-40 блока 12 стековой памяти операндов. Значение текущей длины выдается через выход 44 блока 12 стековой памяти операндов. При операциях откачки/подкачки зто значение содержит также номер начального бита в М-разрядном слове. Узел 34 стековых операций вырабатывает сигналы "Текущая длина равна нулю", "Пересечение позиции стека" и "Пересечение границ стека", которые через...

Номер патента: 1698891

Опубликовано: 15.12.1991

Авторы: Галицкий, Копылов, Мельников, Смирнов, Шибанов

МПК: G06F 15/00

Метки: данных, структур

...групп блоков обработки (блоков обработки) сформированной конфигурации. Последовательность работы блоков обработки конфигурации обеспечивается за счет формирования в блоке 4 синхронизации сигнала ПЗ при получении сигналов готовности Г от блоков обработки. Блок 4 синхронизации 5 работает таким образом, что по завершенииполучения множества Г 1, .Га сигналов готовности с выхода блока 4 выдаются сигналы ПЗ блокам обработки, Формат УСз,. поступающий на вход задания режимов ра(1)10 боты блока 4, содержит поле УСз, соответствующее номерам блоков обработки данной конфигурации, которые являются источниками сигналов ГцГщ, и поле(Ъ15 Значение УСз записывается в регистр 48,значение УСз - в регистр 50. Поступающие на входы блока 4 сигналы 7...

Номер патента: 1700564

Опубликовано: 23.12.1991

Авторы: Горбачев, Сакун, Шейнин

МПК: G06F 15/00, G06F 15/16

Метки: микропрограммным, процессор, управлением

...шину 34 адреса все время до следующей записи информации в регистр 7.Блок 8 оперативной памяти предназначен для хранения промежуточных результатов операций микропрограммного процессора. Блок 8 записывает информацию, появляющуюся на шине 33 данных, по сигналу записи данных, поступающему с одноименного выхода дешифратора 5 управляющих микроинструкций. Блок 8 обеспечивает выдачу информации на шину 33 данных по сигналу чтения, поступающему с выхода чтения регистра 4 микрокоманды, Адрес обращения к блоку 8 соответствует информации на шине 34 адреса, Выход блока 8 имеет три состояния,Блок 9 синхронизации предназначен .для формирования управляющих синхросигналов процессора, генератор 77 синхроимпульсов - для формирования на своем выходе...

Номер патента: 1707612

Опубликовано: 23.01.1992

Авторы: Герасимчук, Коротынский, Куница, Лукаш

МПК: G06F 15/00

Метки: информационно-измерительная

...ом запоминающем устройстве электронной вычислительной машины 12.Работа информационно-измери тельной системы начинается с процедуры начальной загрузки в элек 1 ронно-вычислительную мэшину 12 резидентной части операционной системы.Затем оператором производится за грузка рабочей программы инфорлац 1 онно-измерительной системы с гибких магнитных дисков (фиг,2, блок 26). Рабочая программа информационно-измерительной. системы состоит из трех частей. выбор па раметров эксперимента, измерение параметров эксперимента и брэботка результатов эксперимента,После загрузки рабочей программы на экран видеомонитора электронно-вычисли тельной машины 12 выводится список параметров эксперимента (фиг,2, блок 27) и оператор задает следующие параметры...

Номер патента: 1709328

Опубликовано: 30.01.1992

Авторы: Дигоран, Мельников, Силантьев, Смирнов, Шибанов

МПК: G06F 15/00

Метки: данных, структур

...при этом задействуются узел 23 оперативной памяти (далее обозначаемый ОЗУ), регистр 28 (далее обозначаемый Р 1), регистр 30 (далее обозначаемый Р 2).Система команд узла 25 предварительной обработки содержит одиннадцать команд: запись в Р 1; считывание из Р 2; запись и считывание в ОЗУ; логическое сложение; логическое умножение; арифметическое сложение; арифметическое вычитание; сдвиги; условные переходы (с помощью группы 71 регистров) выдача сигнала "Поиск"; выдача сигнала "Готовность".Для обработки массива, записанного в узле 23 оперативной памяти, элемент которого имеет вид (Х,УУИ), где Х - ключ, а УУй - семантический указатель, может быть использована микропрограмма, блоксхема которой представлена на фиг. 13.В качестве примера...

Номер патента: 1716528

Опубликовано: 28.02.1992

Авторы: Анейчик, Елисеев, Лиокумович, Роговская, Третьяк

МПК: G06F 15/00, G06F 15/78

Метки: вычислительное, операций, совмещением

...с первым разрядом информационного входа блока распознавания команды, второй и четвертый разряды которого соединены с вторым и третьим входами второго элемента И, разряды с пятого по восьмой информационного входа блока распознавания команды соединены с входами элементов НЕ, с второго по пятый выходы которых соединены с входами с второго па пятый первого элемента И, синхровход блока распознавания команды соединен с синхровходом триггера, выход которого является выходом блока распознавания команды.памяти, блок арифметическо-логический, 35 40 45 50 55 Изобретение относится к вычислительной технике и может быть использовано в электронной цифровой вычислительной машине.Известно вычислительное устройство с совмещением операций, содержащее...

Номер патента: 1716529

Опубликовано: 28.02.1992

Авторы: Глушан, Курейчик, Пришибской

МПК: G06F 15/00

Метки: построения, силлогизмов

...равной времени срабатывания блока умножения (до момента уста 10 20 одному элементу И 14, и на выходе каждого 25 из блоков 12 появляется один возбужденный выход (20-25, 28, 30, 32 или 35). Если в 30 35 40 45 50 55 новления промежуточной информации на выходах регистра 37), младший единичный триггер 8 сбрасывается в "0", Каждый последующий тактовый импульс сбрасывает младший в данный момент единичный триггер. После сброса последнего единичного триггера единичные потенциалы с их инверсных выходов открывают элемент И 16, который открывает элементы И 14. Задний фронт тактового импульса с выхода определенного элемента И 9, задержанный на соответствующем элементе 13 на время срабатывания триггера и задержки элемента И 16, проходит через...

Номер патента: 1718227

Опубликовано: 07.03.1992

Авторы: Авдоничев, Столяров

МПК: G01N 30/00, G06F 15/00, G06J 3/00 ...

Метки: колонок, проверки, хроматографических

...частоты, а тактовая последовательностьВ точках пеРегиба, где вторая нроизводвыхода 17 делителя частотц - на вход 32 . ная обРащается в нуль, регистрируется вреблока 3. Период следования импульсов на . мя и зкстремумы первой производной входе 32 представляет период опроса кла-сигнала, время выхода регистрируется в мовиатуры блока 2, Наличие в устройстве кла-.20 мент обращения в нуль третьей производвиатуры. позволяет оперативно менять. ной фиг.2. исходные данные, используемые в работе,.Далее на базе этой информации рассчизапрашивать вычислительныЙ блок 3 о ре тцвается оценка амплитуды сигнала, ползультатах обработки входных сигналов с уширины и коэффициента асимметрии по отображением результатов в блоке 8 инди-. 25 кации. 1На выходе...

Номер патента: 1725224

Опубликовано: 07.04.1992

Авторы: Грездов, Космач, Лещенко, Лобок, Логвиненко

МПК: G06F 15/00, G06F 15/78

Метки: процессор

...операнда поступает через блок 1 на первый информационный вход-выход 12 процессора. По тактирующему сигналу хз происходит выдача управляющих сигналов на выходы поля внешнего управления 18 процессора, а также производится запись нового значения операнда на место его прежнего значения в блоке 7 оперативной памяти. В дальнейшем при отсутствии сигнала запроса на обработку следующим т снимается сигнал "Процессор занят", и процессор переходит в режим ожидания.Для преобразования операндов неалигативного типа одновременной подачей сигналов "Запись" и "Обработка" на вход 15 режима работы и синхронизации может устанавливаться режим, при котором поступающий с общих шин вычислительной системы операнд перед записью в блок оперативной памяти и...

Номер патента: 1734100

Опубликовано: 15.05.1992

Авторы: Махиборода, Яковлев

МПК: G06F 15/00

Метки: векторно-потоковое, операционное

...(тегов) с первого по К-й. Входы констант с первого по К-й второй группы устройства подключены соответственно к вторым информационным входам преобразователей 9 признаков операции (тегов) с первого по К-й, вторые выходы которых подключены соответственно к третьим информационным входам блоков 7 буферной памяти признаков операций (тегов) с первого по К-й. Третьи выходы преобразователей 9 признаков операции (тегов) с первого по К-й подключены соответственно к входам кода операции арифметико-логических блоков 5 с первого по К-й второй группы. Вход синхронизации устройства подключен к входамзаписи/считывания блоков буферной памяти признаков операции (тегов), к входам записи/считывания регистров 8 признаков операции (тегов) ик входам...

Номер патента: 1749897

Опубликовано: 23.07.1992

Авторы: Глушан, Курейчик, Пришибской

МПК: G06F 15/00

Метки: вывода, полисиллогического

...содержащее первый и второй шифраторы типа посылок, первый и второй коммутаторы первой группы, первый и второй коммутаторы второй группы, первый и второй коммутаторы, шифратор номера фигуры полиссилогизма дешифратор типа заключения и блок отображения, причем первый и второй входы типа посылок устройства подключены соответственно к информационным входам первого и второго шифраторов типа посылок, вход номера фигуры полисиллогизма устройства подключен к информационному входу шифратора номера фигуры полисиллогизма, выходы первой и второй групп первого шифратора типа посылок и выходы первой и второй групп второго шифратора типа посылок подключены соответственно к информационным входам первого коммутатора первой группы, первого коммутатора...

Номер патента: 1756897

Опубликовано: 23.08.1992

Авторы: Каляев, Телековец

МПК: G06F 15/00, G06F 15/332

Метки: микропроцессор

...п 1 В х 1 гп 9/)Таким образом, с помощью четырех микропроцессоров реализуется "бабочка" БПФ: операций "бабочка" БПФ с одинарной разрядностью реализуется на основе двух микропроцессоров," регистры 16 и 17 служат для выравнивания временных задержек в микропроцессоре; общая временная задержка прохождения информации в мйкропроцессоре составляет 18 тактов; коммутаторы выполняются на основе элементов И-ИЛИНЕ (или ИЛИ-И-НЕ) и НЕ.Введение новых блоков и расширение операций, вы пол няемых арифметическими блоками, позволяет повысить функциональные возможности микропроцессора, Введение. распределенной коммутационной системы дает воэможность программной перестройки структуры микропроцессора и увеличения разрядности обрабатываемых чисел.Формула...

Номер патента: 1777147

Опубликовано: 23.11.1992

Авторы: Горбачев, Молодцова, Ушков, Шейнин

МПК: G06F 15/00

Метки: вычислительное, мультипрограммное

...чтения/записи и второй вход режима которого подключены соответственно к первому входу выборки, первому входу чтения/записи и входу режима блока памяти, второй адресный вход которого подключен к выходу бло 5055 онный вход которого подключены соответственно к входу-выходу режима устройства, выходу вектора состояния устройства, информационному входу первого шинного формирователя, первому входу кода операции устройства и первому информационному входу устройства, первый вход режима устройства подключен к управляющему входу первого шинного формирователя, выход которого подключен к первому выходу дан1777107 10 15 20 25 30 35 40 50 ка формирования признаков текущих процессов в мультипроцессорной. системе, вход начальной установки устройства...

Номер патента: 1789988

Опубликовано: 23.01.1993

Автор: Потапенко

МПК: G06F 15/00, G06F 15/16

Метки: верхнего, группой, иерархической, между, мультипроцессорной, нижнего, процессоров, процессором, системы, сопряжения, уровня

...прямым доступом в память; 37 - второй передатчик;38 - пятый триггер; 39 - третий элемент И;40 - третий элемент ИЛИ: 41 - линия сигнала СИП, 42 - линия сигнала ВВОД; 43 -линия сигнала ВЫВОД; 44 - линия сигнала СИА; 45 - группа линий старших разрядов сигналов АДРЕС; 46 - группа линий младших разрядов сигналов АДРЕС; 47 - группа линий сигналов ДАННЫЕ ВХ,; 48 - линия младшего разряда сигналов ДАННЫЕ ВХ.; 49 - группа линий сигналов АДРЕС; 50 - группа линий сигналов ДАННЫЕ ВЫХ 51 - линия сигнала РЕЖИМ; 52 - группа линий сигналов ДАННЫЕ ЭП.; 53 - группа линий сигналов ДАННЫЕ ЧТ 54 - линия сигнала разрешения обмена; 55 - линия сигнала направление обмена; 56 - магистраль для связи с ЭВМ верхнего уровня; 57 - первая внутренняя магистраль;...

Номер патента: 1797126

Опубликовано: 23.02.1993

Авторы: Антонов, Горбунова, Елагин, Ефремов, Косачев, Осетров, Петров, Садовникова

МПК: G06F 15/00, G06F 9/00

Метки: параллельной, процессор

...пятого триггера и с входом синхронизации третьего триггера, инфорллционный вход пя ого триггера подклю ен к потенциалу логической единицы, выход второго элемента И соединен с входом установки в ноль пятого триггера, инверсный выход и информационный вход второго триггера соедине.ны с четвертым входом второго элемента И,На фиг,1 представлена функциональная схема процессора параллельной обработки; на фиг.2 - функциональная схема блока управления; на фиг.3 - функциональная схема блока управления оперативной памятью; на фиг,4 - пример построения внутреннего гиперкуба,Процессор параллельной обработки включает первый дешифратор 1, регистр 2 ввода-вывода, регистр 3 первого операнда, регистр 4 второго операнда, первый блок 5 оперативной...

Номер патента: 1798795

Опубликовано: 28.02.1993

Авторы: Дычаковский, Кузьмин, Стрельченок, Шостак

МПК: G06F 15/00

Метки: вычислительной, однородной, структуры, ячейка

...импульса напрякения, 25поступающего через программный входУВП в режиме выполнения команд, Это приводит к тому, что управляющие. сигналы, поступающие из регистра команд 5 навыходные коммутаторы 21, 22, блокируются, а управление работой выходного комму. татора 23 осуществляется счетчиком 16.Содержимое счетчика 16 меняется под воздействием импульсов, поступающих по программному входу.5, В этом случае время 35взаимодействия абонентов через ВЯ ОВСопределяется промекутком между импульсами, поступающими по программному входу 5, Сброс этого режима осуществляетсяпервым тактовым импульсом по входу 7 в 40режиме программирования,Формула изобретенияЯчейка однородной вычислительнойструктуры, содержащая два входных коммутатора, коммутатор...

Номер патента: 1815647

Опубликовано: 15.05.1993

Авторы: Денисенко, Лещенко, Палагин

МПК: G06F 15/00

Метки: логическое, перестраиваемое

...поступает на вход счетчика 27. Счетчик 27 формирует первый адрес ячейки памяти ОЗУ 28, а передний фронт счетного импульса генератора 20 через элементы И 29,30 стробирует поступившую информацию в выбранную ячейку ОЗУ 28.Следующий формируемый генератором 20 импульс устанавливает триггер 21 в "1" и повторяются описанные выше процессы формирования адреса ячейки ОЗУ и записи кода настройки блоков 2.12.М в ОЗУ 24. После записи в ОЗУ 24 и 28 последнего информационного слова на втором выходе счетчиков 23 и 27 появляются сигналы уровня "0", блокирующие похождение счетных импульсов через элементы И 22 и запрещающие формирование следующих адресов ячеек ОЗУ 24,28, На этом запись программы настройки в ОЗУ 24, 28 оканчивается, с выходов 6. 8 снимаются...

Номер патента: 1817099

Опубликовано: 23.05.1993

Авторы: Голец, Захаров, Польский, Сивобород

МПК: G06F 15/00

Метки: длиной, информации, команд, переменной

...обработка предыдущей инструкциикоманд. Часть выходов блока памяти ко и новая конструкция через управляющуюманд используется для указания кода опе- магистраль 21 записана в регистр 3 инструк.рации АЛУ 5, другая часть используется для ции, По сигналу об окончании цикла форматуказания следующего адреса счетчик адре- данных из ОЗУ 12 за номером, указанным вса команд 2(СЧАК), если операция занимает инструкции и установленным на его адреснесколько циклов, а третья часть, смешива ных входах, считывается в регистр 13 форясь в блоке 4 микропрограммного управле- мата, В следующем состоянии счетчика 10ния с сигналами синхронизатора, операндов начальный адрес разряда первообеспечивает сигналы (микроприказы 22- го операнда из регистра 13 через...