Устройство обработки данных процессора

Изобретение относится к вычислительной технике, а именно к устройствам обработки данных, и может бытьиспользовано в.ЭВМ в качестве устрои 5ства обработки данных процессора,Функциями устройства обработкиданных (Е-устройства) в процессореявляются декодирование команд, дос"туп к операндам, исполнение команд,установка кода состояния и признаковошибок.Целью изобретения является повыше.ние быстродействия,На Фиг, приведена Функциональная 15схема устройства; на фиг.2 - структура формата арманды; на фиг,З и 4 -временные диаграмма работы устройства.Устройство обработки данных процессора (фиг,1) состоит из блокапрограммного управления, содержащегосдвиговый регистр 1, программируемуюлогическую матрицу 2 (ПЛИ), конвейер-,ного регистра 3 (РК), операционного ,25блока 4 (ОБ), блока 5 регистров (об"щего назначения РОН), индексногоарифметического блока 6 (БАБ), буферного регистра 7 (РГ), регистра 8адреса (РА), блока 9 памяти данных(ОЗУ)Формат команды устройства приведен на Фнг.2. Выполняемая командасодержит код операпни (КОП), четырекоротких адреса: А 1, А 2, АЗ, А 4 иСмещение (СМ). После КОП в свою оче 35редь. разбивается на поля: ОперацияОБ, микрокоманды ОБ(ИК ОБ), Тип ад, реса ОЗУ, Тип обмена.Устройство работает следующим 4 Ообразом,В исходном состоянии на входе синхронизации СИ 2 высокий уровень, выходы сдвигаемого регистра 1 находятся в нулевом состоянии, процессовзаписи, считывания, обработки информации в устройстве не происходит, Наустройство подаются команды, синхроим-пульсы Си 1, синхроимпульсы СИ 3,для синхронизации блока 4 и снимет Ося высокий уровень сигнала синхрони-зации С 2. В дальнейшем на входСИ 2 из внешнего устройства (например, контроллера памяти команд) подается короткий импульс, сбрасывающий сдвиговый регистр 1 в моментокончания каждой команды. ПЛИ 2 вы"полняет Функции дешифратора команды,шифратора микрокоманды БАБ 6 и формировання сигналов управления устройством, Схемы, на которых формируются сигналы управления, стробнруются внутри ПЛИ 2 сигналами с выходов сдвигового регистра, что обеспечивает формирование временной диаграммы Функционирования устройства, В устройстве происходит арифметическая или логическая операция в ОП 4 над содержимым двух регистров блока 5 с адресами А 1 и А 2, результат помещается в блок 5 по адресу А 2.Возможны случаи выпОпнения одно операндной команды, возможно также, что результат операции остается во внутреннем регистре блока 4, Одновременно с операцией в блоке 4 и независимо от нее происходит операция обмена даннымн между ОЗУ и устройством с адресом А 4. Это может быть блок 5 регистров или другое устройство, подключенное к входу-выходу данных.Запись в ОЗУ или считывание из не" го определяется полем Тип обмена.Адрес ОЗУ определяешся полями АЗ и СМ формата команды. Способ формирования адреса ОЗУ определяется полем Тип адреса ОЗУ в КОП, адресом может быть содержимое блока 5 по адресу АЗ, сумма содержимого блока 5 и смещения, а также первый способ адресации с автоинкрементом нли автодекрементом; возможна прямая адресация с использованием только поля СМ, возможны также другие способы вычисления адреса с использованием содержимого блока 5, поля СМ и возможностей блока 6. При выполнении команды операция блока 4 илы обмена может отсутствовать (т,е, в полях КОП, Операция ОБ и Тып обмена предусмотрены холостые операции). При выполнении арифметической или логической операции операнды выбираются из наиболее быстродействующей сверхоперативной памяти с прямой адресацией,. время выполнения операции блока 4 определяется суммой задержек магрицы 2 и блоков 4 и 5. Операция.обмена данными состоит ыз вычисления адреса ОЗУ и соответственно обмена, время ее выполнения определяется сум, мой задержек ЗЛИ 2 и блоков 5, 6, 8, 9, Чтобы согласовать времена выполнения операции блока 4 и обмена, последняя выпопняется в два этапа: на нервом происходят вычисление адреса ОЗУ, на втором обмен. Возможность475846 Устройство обработки данных процессора, содержащее блок памяти данных, регистр адреса, индексный арифметический блок, буферный регистр, конвейерный регистр, блок регистров, блок программного управления, операционный блок, причем первый и второй информационные входы-выходы операционного блока соединены соответственно с первым и вторым информационным входом-выходом блока регистров, выход индексного арифметического блока соединен с первым информационным входом регистра адреса, выход которого соединен с адресным входом блока памяти данных; вход команд устройства. соединен с первым входом кода операции блока программного управления, первая группа выходов которого подключена к группе входов управления операционного блока, вторая группа выходов бпока программного управления подключена к группе входов управления индексного арифметического блока, с первого по девятый выходы блока программного управления подключены соответственно к входам синхронизации конвейерного регистра, буферного регистра, регистра адреса, входам выборки блока памяти данных, записи-считывания блока памяти данных, первому и второму входам записи блока регистров, первому и второму 45 516 такой конвейеризации обеспечивается наличием РК 3, задерживающего команду на время вычисления адреса,Такое выполнение устройства позволяет осуществлять арифметико-логические операции над содержимым регистров сверхоперативной памяти и параллельно с ними обмен данными между сверхоперативной памятью (блоком РОН) и ОЗУ, т.е, подготовку данных и засылку в ОЗУ результатов вычислений. Формула изобретения 1 О 15 20 25 30 35 40 входам считывания блока регистров,отличающееся тем,что,с целью повьппения быстродействия,третий информационный вход-выход блока регистров соединен с вторым информационным входом регистра адреса, спервым информационным входом индексного арифметического блока и с выходом буФерного регистра, четвертый информационный вход-выход блока регистров соединен с информационным входомвыходом блока памяти данных и является входом-выходом устройства, выход конвейерного регистра соединен свторым входом кода операции блокапрограммного управления, с первымадресным входом блока регистров иявляется выходом адреса устройства,первый и второй входы синхронизацииустройства соединены соответственнос входом синхронизации и с входомначальнай установки блока программного управления, с десятого по тринадцатый выходы которого соединены соответственно с третьим и четвертымвходами записи и с третьим и четвертым входами считывания блока регистров, четырнадцатый и пятнадцатыйвыходы блока программного управлениясоединены соответственно с входомсинхронизации буферного регистра и свходом управления селекций первого ивторого информационных входов адресного регистра, вход команд устройст-.ва соединен с информационным входомконвейерного регистра, вторым, третьим и четвертым адресными входамиблока регистров, вторым информационным входом индексного арифметического блока, с входом кода операцииоперационного блока, нсод синхронизации которого соединен с третьим входом синкронизвдин устройства, выходпризнаков результата операции операционного бпока является выходом приз-иаков оеаулътата операции устройства.1647584КОМАН,й,ь ФОР МАТ К ОП А 1 А 2 АЬ А 1 смещение КОИ Операцию Об МК Об . Тип адреса 039 Тнн обменаРаг, Г си еги ком днад СТРЛЛь В к магие Ъ РжАНМА А.Сойки ектор Л,ор Н;Гунь ред М.Ди Заказ 1401 Тирак,419НИИПИ Государственного коьвтета ло из113035, Москва, 3-35,ытиям ири ГЕНТ СС 4/5 енн Па Прои д, ул. Гагарин гв Уиг тельский ком Смйсдвиговый Подписиое тениям и о ская наб.,