G06F 15/00 — Цифровые компьютеры вообще

Номер патента: 1062711

Опубликовано: 23.12.1983

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор, секционный

...операционного блока соединены с выходом признаков 1 -йоперационной секции, второй информационный вход первого межсекционногомультиплексора операционного блока соединен с входом признаков первой операционной секции, первый информационный вход Ь -го межсекционного мультиплексора операционного блока соединен с выходом признаков П -йоперационной секции, выход каждого с -го ( 1 с -1,2 П -1 мексекционного мультиплексора операционного блока соединен с входоМ признаков (1 +1) -й операционной секции, выход П -го межсекционного мультиплексора операционного блока соединен с информационным входом мультиплексоралогических условий, выход каждого л -го входного мультиплексора операционного блока соединен с информационным входом( +1) -й...

Номер патента: 1062712

Опубликовано: 23.12.1983

Авторы: Иванов, Сыров, Черевко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...входом выборки, накопижит блок 1 главной памяти, адресный теля 14, адресный вход которого соеи инФормационный входы которого сое- динен с адресным выходом коммутаторадинеиы соответственно с адресным 17. Управляющий выход коммутаторавыхОдом. блока 2 управления адресаявляющийся выходом младшего5 17, цией главной памяти и информационразряда адреса, соединен с первым,ныМ выходом блока 3 обработки, ивходом элемента 18 и входом элеменблок. 4 микропрограммной памяти, вход та 22, выход которого соединен скоторого соединен с адресным выхопервым входом элемента 19, второйдом блока 5 формироВания адреса микрокоманд, а первый и второй выхо- нала записи, соединен с первым упды - с первым и вторым информацион- Равляющим входом 24 блока 10 и сными...

Номер патента: 1070557

Опубликовано: 30.01.1984

Авторы: Корниенко, Кривоносов, Супрун, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...которого соединен с выходом триггера блока пуска-останова, вход установки в ноль которого соединен с выходом элемента И блока пуска-останова, вход установки в единицу триггера блока пуска-останова соединен с входом пуска процессора, группа выходов по.ля кода логических условий Формирователя микроопераций соединена с группой управляющих входов мультиплексора логических условий, группа информационных входов которогосоединена с группой информационныхвыходов группы счетчиков циклов игруппой информационных выходов операционного блока, группа адресныхвходов которого соединена с группами выходов первого, второго блоковэлементов И и блока формирования исполнительного адреса регистровобщего назначения, выход кода микро.операций блока памяти...

Номер патента: 1083197

Опубликовано: 30.03.1984

Авторы: Вышлов, Козырев, Курганский, Сорокин, Степанов, Теличко

МПК: G06F 15/00

Метки: информации, многоканальное, преобразователей, цифровое, частотных

...с входомтриггера знака, установочный входкоторого соединен с установочнымивходами счетчика и реверсивного счетчика и подключен к выходу формирователя импульса сброса, информационный выход реверсивного счетчика соединен с входом дешифратора и является информационным выходом устройства, причем 1-й (:1,Ю )канальныйблок содержит первый и второй шифраторы, триггер, элемент задержки,формирователь импульсов опоркой частоты и формирователь импульсов измеряемой частоты, выход которогоподключен к третьим входам первогои второго селекторов, выходы первого и второго шифраторов -го (:1,М 1канального блока подключены к информационным входам соответственно реверсивного счетчика и счетчика, выход формирователя импульсов опбрнойчастоты -го (:1,А )...

Номер патента: 1083198

Опубликовано: 30.03.1984

Авторы: Баскаков, Гладштейн, Комаров

МПК: G06F 15/00

Метки: модуль, операционный

...управляющим входом модуля, вторые группы адресных входов первого и второго блоков памяти подключены соответственно кыкодам элементов 2 И-ИЛИ-НЕ первой и второй групп, первые информационные выходы первого и второго блоковамяти соединены соответственно с первым входом первого элемента 2 И-ИЛИ-НЕ второй группы и с выходом . переноса модуля, второй информационный выход первого блока памяти соединен с информационным входом первого триггера и с первым асинхронным выходом данных модуля, второй информационный выход второго блока памяти соединен с информационным входом второго триггера и с вторым асинхронным выходом данных модуля, первый вход первого элемента 2 И-ЙЛИ-НЕ первой группы соединен с входом переноса модуля, первые входы. вторых...

Номер патента: 1061606

Опубликовано: 30.06.1984

Авторы: Дшхунян, Иванов, Коваленко, Машевич, Чичерин

МПК: G06F 15/00

Метки: вычислительная, микроэлектронная

...НЕ и с вторым входомвторого элемента И, выход которого соединен с вторым входом узла распределенного арбитража, второй выход которогоявляется вторым выходом арбитра, второй вход которого соединен с первымвходом третьего элемента И, Третийвход арбитра соединен с вторым входомузла сосредоточенного арбитража, третий выход - с третьим выходом узла распределенного арбитража и с входомвторого элемента НЕ, Выходы первого и второго элементов НЕ соединенысоответственно с вторым и третьимвходами третьего элемента И, выходкоторого подключен к третьему входуузла сосредоточенного арбитража,второй выход которого и четвертыйвыход узла распределенного арбитража соединены соответственно с входами второго элемента ИЛИ, выходкоторого является...

Номер патента: 1101832

Опубликовано: 07.07.1984

Авторы: Геворков, Криман, Тагиев

МПК: G06F 15/00

Метки: информации, сжатия

...и второго регистров соответственно, инверсный информационный и прямой информационный. выходы которых соединены с первымивходами соответственно первого ивторого сумматоров, выходы. переносакоторых подключены соответственнок первому и второму входам элементаИЛИ, выход которого подключен к первому входу элемента И, второй входкоторого объединен с синхровходомрегистра текущей выборки и являетсявходом синхронизации устройства,25прямой информационный выход регистра текущей выборки подключен к второму входу первого сумматора и первому входу третьего сумматора, выход которого соединен с инфомационным входом первого регистра, установочный вход которого объединен сустановочным входом второго регистраи образует вход начальной установкинуля...

Номер патента: 1107128

Опубликовано: 07.08.1984

Автор: Фрадкин

МПК: G06F 15/00

Метки: мультимикропроцессорной, операционное, системы

...первого коммутатора соединен с информационным входом третьего регистра, выход которого соединен с третьим информационным входом второго коммутатора, выход которого соединен с первым инФормационным входом арифметико-логического блока, второй информационный вход которого соединен с выходом четвертого коммутатора и первыминформационным входом третьего коммутатора, второй информационныйвход которого соединен с выходомарифметико-логического блока, введенблок модификации, содержащий элемент ИЛИ и группу элементов И, первые входы которых соединены с выходом элемента ИЛИ, вторые входы -с управляющим входом устройства, авыходы элементов И группы соединеныс вторым информационным входом дешифратора кода микрокоманды, первыйи второй входы...

Номер патента: 1109757

Опубликовано: 23.08.1984

Авторы: Баранов, Гандель, Коробков, Щербаков, Элькинд

МПК: G06F 15/00

Метки: процессор

...элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый информационный вход устройства соединен с входом элемента НЕ, с первыми входами первых элементов ИЛИ, И, ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом второго элемента И, второй информационный вход устройства соединен с вторыми входами перврго элемента ИЛИ, второго элемента И, первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первыми входами второго элемента ИЛИ, третьего элемента И, второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход элемента НЕ подключен к вторым входам второго элемента ИЛИ, третьего элемента И, второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ ц к первому входу четвертого, элемента И, выход первого элемента ИЛИ соединен с первым входом пятого элемента И, выход второго элемента ИЛИ соединен с первым входом шестого элемента И, выход...

Номер патента: 1113805

Опубликовано: 15.09.1984

Авторы: Баскаков, Гладштейн, Комаров

МПК: G06F 15/00

Метки: операционное

...входом второй группы 2 р-годвухбитного операционного блока,вторые входы р элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и р элементов И второйгруппы подключены к одному из входовкода операции устройства, остальныевходы кода операции устройства подключены к управляющим вхоцам мультиплексора, первый информационный входвторой группы (2 р)-го двухбитногооперационного блока подключен к шиненулевого потенциала,На фиг. 1 представлена функциональная схема предложенного устройства; на фиг. 2 - структурная схемадвухбитного операционного блока.Устройство содержит двухбитныеоперационные блоки 1, вход 2 переноса и сдвига вправо, выход 3 перено(см. фиг. 2) выполняет арифметический,логические, регистровые функции. Данные от вневаих источников (тахих...

Номер патента: 1119021

Опубликовано: 15.10.1984

Авторы: Бронштейн, Вайзман, Гущенсков, Рачевский

МПК: G06F 15/00

Метки: микропроцессор

...вход 36 загрузки, вход 37 синхронизации, выходы 38, 39 соответственно разрядовадреса строки и разрядов адреса ко 15лонки,Второй дешифратор 6 содержитэлемент НЕ 40, первый 41, второй 42,третий 43, четвертый 44, пятый 45элементы И, входы 46 и 47, выходы 2048 в49, группу выходов 50.Коммутатор 9 (фиг. 5) содержитпервый 51 и второй 52 элементы ИЛИ,первую 53 и вторую 54 группы элементов И-ИЛИ информационные входы 55,56.25Блок 11 формирования адресаусловного перехода (фиг. 6) и второйрегистр 8 предназначены для формирования разрядов адреса памяти микропрограмм. Блок 11 формирования адре-З 0.са условного перехода содержит элемент И 57, первый 58.и второй 59 элементы ИЛИ, первый 60 и второй 61триггеры, элемент НЕ 62, группу элементов И 63,...

Номер патента: 1119022

Опубликовано: 15.10.1984

Авторы: Бородина, Бутин, Евтодьев, Маковеев, Михайлов

МПК: G06F 15/00

Метки: логическая, управляющая

...выход первого элемента И группы подключен к входу первого разряда счетчика адреса перехода, выходы элементов И группы, начиная с второго, подключены к первым входам соответствующих элементов ИЛИ группы, вторые входы которых соединены с выходом первого элемента ИЛИ, а выходы подключены соответственно к входам разрядов счетчика адреса пере- . хода, начиная с второго разряда, счетный вход счетчика адреса перехода и счетный вход счетчика адреса подключены к первому выходу блока синхронизации, второй выход которого соединен с вторым входом второго элемента И, третий выход блока синхронизации соединен с вторыми входами третьего и шестого элементов И, выходы которых соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход...

Номер патента: 1124316

Опубликовано: 15.11.1984

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микро-эвм

...входами регистра первого операнда, регистра второго операнда, флагового регистра и регистра команд и с входом дешифратора, второй информационный вход второго коммутатора соединен с первым информационным выходом регистровогозапоминающего устройства, второй информационный выход которого являетсяадресным выходом микропроцессора, вход записи регистра команд, управляющие входы первого и второго коммутаторов и первый вход чтения-записи регистрового запоминающего устройства подключены к третьему управляющему выходу блока микропрограммного управления, вход кода командыкоторого соединен с выходом регистра команд, группа выходов дешифратора соединена с группой управляющих входов регистрового запоминающего устройства, второй выход первого...

Номер патента: 1124317

Опубликовано: 15.11.1984

Автор: Лукьянов

МПК: G06F 15/00

Метки: логической

...проверяется путем подсчета входящих в него переменных, имеющих в текущий момент значение логической единицы, и сравнения результатаподсчета с контрольной константой; истинность булевого уравнения проверяется путем подсчета входящих в него конъюнктивных термов, имеющих в текущий момент значение логической единицы, и сравнения результата подсчета с контроль" ной константой.Возьмем в качестве примера уравнениегде Г - булева функция;Ч"Л Ч- булевы переменные;Ч(" ЧлЧэ1 лля 4я,л Ч - конъюнктивные термы,Контрольной константой для первого и второго .конъюнктивных термовбудет число 3, а для третьего - 2.Контрольной константой для проверки"ложности" функции будет число О.Каждому конъюнктивному терму икаждой функции соответствует виртуальный...

Номер патента: 1136177

Опубликовано: 23.01.1985

Авторы: Зак, Засоко, Игнаткин, Маликова, Мегель, Нестерова, Никитин, Цуканов

МПК: G06F 15/00

Метки: процессора, центрального

...первое слагаемое поступает ноль,на второе слагаемое через селектор 14по входу 24 - содержимое регистразторого операнда, на третье слагае-мое через селектор 15 - индекс страницы с выхода селектора 149, Выдачаадреса таблицы страниц в блок 19запроса в устройство управленияпамятью проводится аналогично адресу таблицы сегментов,Требуемая строка таблицы странициз регистра 107 операнда два.повходу 24 поступает на селектор 147,а затем на регистр 150 реальногоадреса.Разряды реального адреса (8/19)подверга,отся префиксацин на схеме148 префиксации, а зятем помещаютсяв нужную строку и секцию буфера 152и 153 быстрой переадресации одновременно с разрядами 8 - 14 логического адреса с выхода регистра 146 в поле логического адреса и одновременно со...

Номер патента: 1138805

Опубликовано: 07.02.1985

Авторы: Елисеев, Мацуев, Петушков, Роговская

МПК: G06F 15/00

Метки: операций, процессор, совмещением

...микрокоманды цепочки совмещения КХ Формата во втором блоке 22 регистров сохраняются адрес базы для кома.ндь третьего уровня совмещения и адрес индекса для команды второго уровнясовмещения. Адрес базы для командывторого уровня совмещения хранитсяв регистре 19 адреса базы-индекса,Соответствуюшие признаки истинностихранятся в блоке 23 триггеров и в селекторе-мультиплексоре 18 базы-ин49 11388регистре хранятся два младших байтакоманды КХ формата, и форматныйкод следующей команды может быть выделен только после дополнительногопродвижения) в первую очередь выполняется загрузка форматного кода следующей команды из первого буферного регистра 30 в регистр 34 форматного кода, после этого в концетакта процессора выполняется продви...

Номер патента: 1140126

Опубликовано: 15.02.1985

Автор: Минутин

МПК: G06F 15/00

Метки: микропроцессор

...2 И-ИЛИ-НЕ и с управляющим входом генератора тактовыхимпульсов, первый, второй и третийвыходы которого соединены соответственно с входами первого, второго итретьего формирователей импульсов,выходы которых соединены соответственно с вторым и третьим входами элемента 2 И-ИЛИ-НГ и с входом элементаНЕ, выход которого соединен с входомсинхронизации операционного блока,выход элемента 2 И-ИЛИ-НЕ соединенс входом синхронизации блока микропрограммного управления,На Фиг. 1 представлена функциональная схема микропроцессора; нафиг. 2 - временные диаграммы работымикропроцессора, на Фиг. 3 - блоксхема алгоритма функционированиямикропроцессора.Микропроцессор содержит блок 1памяти микрокоманд, блок 2 микропрограммного управления, операционный блок...

Номер патента: 1141419

Опубликовано: 23.02.1985

Авторы: Лысиков, Рачевская, Чеховских

МПК: G06F 15/00

Метки: микропроцессор

...результата, кроме того, пер 3вые и вторые входы 1 -го элемента И первой группы подключены соответственно к 1 -м выходам регистра первого операнда и мультиплексора (1:1, Х ), где М - разрядность микропроцессора и соединены соответственно с первым и вторым входами 1 -го элемента ИЛИ второй группы, выход которого подключен к первому входу1 1-го элемента И второй группы и соединен с первым входом-го элемента И третьей группы, выход 1 -го элемента И первой группы подключен к входу-го элемента НЕ группы и соединен с первым входом 1 -го элемента И четвертой группы, второй вход 1 -го элемента И третьей группы соединен с выходом 1 -го элемента НЕ, выходы элементов И групп с второй по четвертую подключены соответственно к информационным...

Номер патента: 1161950

Опубликовано: 15.06.1985

Авторы: Кудрявцев, Садовникова, Трутце

МПК: G06F 15/00

Метки: 8-битный, микропроцессор

...регистр 47 микрокоманд, дешифратор 48 микрокоманд, регистр 49 состояния, блок 50 сдвигателя, комбинационный сумматор 51, блок 52 регистров общего назначения, рабочий регистр 53, первый блок 54 магистральных переключакнцих элементов, второй 10 блок 55 магистральных переключающих элементов, третий блок 56 магистральных переключающих элементов, первый элемент 57 задержки, второй элемент 58 задержки, третий элемент 59 за" 15 держки, четвертый элемент 60 задержки, пятый элемент 61 задержки, шестой элемент 62 задержки, первый элемент ИЛИ 63, второй элемент ИЛИ 64, третий элемент ИЛИ 65, первый элемент 20 И 66, второй элемент И 67, третий элемент И 68, четвертый элемент И 69, первый элемент НЕ 70, второй элемент НЕ 71, первый...

Номер патента: 1164719

Опубликовано: 30.06.1985

Авторы: Бобков, Тихомиров, Черняковский, Шиллер

МПК: G06F 15/00

Метки: микропроцессора, операционное

...управляющие входы коммутатора и регистра режима подключены к выходу дешифратора микроопераций, пятый вход дешифратора микро- операций, четвертый вход блока расширения разрядности и второй вход блока формирования рабочего цикла подключены к выходу регистра режи79 4мацией соединены с.выходом регистра управляющего кода.На чертеже представлена блок-схема предлагаемого устройства.Схема содержит буферный регистр, регистр .2 состояний, сумматор 3, второй буферный регистр 4, коммутатор 5, регистр 6 результата, блок 7 регистров общего назначения, .блок 8 обмена информацией, регистр 9 микро- команд, дешифратор 10 микрокоманд, регистр 11 управляющего кода, блок 12 синхронизации, внутреннюю магистраль 13, выход 14 состояний, информа.ционный...

Номер патента: 1164720

Опубликовано: 30.06.1985

Авторы: Абрамян, Андрушкевич, Иманов, Тодуа, Шемягин

МПК: G06F 15/00

Метки: ассоциативный, матричный, процессор

...Блок 6 управления (фиг. 4) состо Выход триггера 20 соединен с первым ит из узла 29 микропрограммного упвходдм элемента 18, выход которого яв- равления, генератора 30. синхросигна- ляется управляющим выходом блока. 3 и 5 лов и регистра 31 интерфейса, причем подключен к первому входу элемента 17, узел 29 содержит память 32 управляю- Первый и.третий входы коммутатора 22 щих команд, память 33 микрокоманд, являются соответственно первым и вто- регистр 34 управляющих команд, рерым входами сдвига блока 3. Выход ком- гистр 35 микрокоманд, группы логичесмутатора 22 соединен с входом тригге-. 20 ких элементов каждая из которых сора 21, выход которого является инфор- стоит из .двух элементов И 36 и 37,мационным выходом блока 3, а .также и одного...

Номер патента: 1164721

Опубликовано: 30.06.1985

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор

...соединен с третьим входом первого элемента ИЛИ-НЕ блока управления формированием следующего адреса, с выходом четвертого элемента И блока управления формированием следующего адреса и с вторым входом третьего элемента ИЛИ блока управления Форжрованием следующего адреса, третий вход которого соединен с третьим входом второго элемента ИЛИ блока управления формированием следующего адреса, с выходом шестого элемента И блока управления формированием следующего адреса, с третьим входом второго элемента ИЛИ-НЕ блока упранления формированием следующего адреса и с прямым входом восьмого элемента И блока управления формированием следующего адреса, выход которого соединен с пятым входом первого элемента ИЛИ блока управления формированием...

Номер патента: 1166128

Опубликовано: 07.07.1985

Авторы: Баронец, Берштейн, Канаев, Мелихов

МПК: G06F 15/00

Метки: ассоциативный, параллельный, процессор

...в основных режимах обработ. ки входной управляющей информации.Перед началом работы с пульта управления осуществляется сброс процессора, Цепи сброса на Функц.ональ ных схемах не показаны, как принято для регулярных цепей. После сброса осуществляется запуск процес.- сора, для чего по сигналу с пульта управления осуществляется запуск генератора 150 синхронизации и через группу элементов И 16 1 - 16 1 разИрешает поступление на дешифратор 160 первой зоны кода команды. Дешифратор 160 дешифрирует первую зону кода командыи осуществляет запись единицы в соответствующий разряд регистра 151. В зависимости от разря да, куда записана единица, осуществляется считывание необходимого количества зон кода команды, входящих в данную команду. На...

Номер патента: 1172455

Опубликовано: 07.08.1985

Авторы: Аттила, Геза, Дьердь, Дьюла, Иван, Иштванне, Лайош, Ласло, Силард, Эндре

МПК: G06F 15/00

Метки: микропроцессорная

...ПОЛуЧя б:1 рыцаря ЭтОМуЭ:тти 11 аЛЬНО. ВРЕМЯ ПРГ Эяа И РаЗМЕШЕ -НЧЕ ИнфГ 1 ЦИИ В :11 тгтИНаЮ 1 ЦЕМ .ЧСТ 01,. Рагр:1 мь 1, ВЬН 1 оляенпые для. э ;: Ьх си: г;., мо 1 г быть исполь.О 111: Г 1 т 1;Е;: 1 га 1 ой СИ,.ТЕ 11 Ь 1,1 ттр,т О Г О, С И . Т Е МД Ст т Г С К З Е З П аг. тил ноРо Граь 1 м 1 ра вани, чО псз ни" Ж 1 т, т Г т, тт,э З1 рт 1,1 :а фи,изобраьстн,. блок-схем,прс.ч ,1 ае 1 с 1 й 1,рапр 01 етеьъ,: на фнг, 2 - схематМИР ВТЕЛЯ С 11111 О 1на фи 1, ; схема нОроеля; т. н: ов Чтени - з.:ис-а;,1 . одержит мт 1 кропроцессор 1, Зо залами пас:ее 1 с тр ой с "в о 2.нерифегий- О:. туат 1 тто 11 СТ 11 О 3, 1 ЕрнЬГП 1 и ВТОРСй 5 фар миро натгт и сигнало 11 ЧттНие за лись адрссный Бьход б миктрапрацес - соРа, информационный вход-выход 735...

Номер патента: 1179363

Опубликовано: 15.09.1985

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор

...И 31 и 32. Бит признака режима определяет режим (конвейерный или бесконвейерный), в кото-, .ром выполняетсясоответствующаямикрокоманда. Нулевое значение бита соответствуетбесконвейерному режиму а единичное значение - конвейерному.Участок алгоритма микропрограммы М 1 - М 7 (Фиг.8), состоящий практически из иикрокоманд безусловного перехода, пелесообразно выполнять в конвейерном режиме. Участок микропрограммы М 8 - М 12, где преобладают:иикрокоманды условного перехода, целесообразно выполнять в бесконвейерном режиме. Бит признакарежима в микрокоиандах М 1 - М 7 имеет единичное значение, а в иикрокомандах М 8 - М 12 - нулевое.Единичнымзначением сигнала 51 за" дается такой коэффициент деления делителя 28 частоты, чтобы период...

Номер патента: 1180913

Опубликовано: 23.09.1985

Авторы: Блинков, Голынский, Звездин, Пелевин, Хвощ, Цал, Шлейфштейн

МПК: G06F 15/00

Метки: микропроцессор

...микропрограмме прерывания по несуществующему коду с адресом вектора входа-выхода 10. Но вэтой микропрограмме до формирования вектора в ЦПЭ 5, стоит проверка разряда входа 3, соответствующе Ого.коду принятой команды. ЕслиКС 6 устанавливает, что соответствующий разряд входа 3 находится всостоянии "1", то в БМУ 7 происходит переход в микропрограмму вычисления функции вместо подпрограммы прерывания. Из блока 8 читаетсямикрокоманда, загруженная в регистры 13 и 14, и через дешифратор 15стробирующая выбор блока 17 с нужной таблицей коэффициентов,. ЦПЭ 5по выходу 12 выдают аргумент на адресные входы блока 17, и на вход10 подается значение функции. Кодиз регистра 14 через дешифратор16, группы элементов И 18-21 игруппы элементов ИЛИ 22 и 23...

Номер патента: 1195364

Опубликовано: 30.11.1985

Авторы: Дычаковский, Кузнецов, Ланнэ, Осокин, Страутманис, Титов

МПК: G06F 15/00, G06J 1/00

Метки: микропроцессор

...управляющим входом входного мультиплексора, третий управляющий вход которого соединен с выходом первого коммутатора, информационный вход цифровых сигналовмикропроцессора подключен к первомуинформационному входу третьего коммутатора, второй информационныйвход которого соединен с выходомкомпаратора, выход третьего коммутатора соединен с информационнымвходом блока регистров обмена.Изобретение относится к вычислительной технике, в частности к устройствам для цифровой обработки аналоговых и цифровых сигналов.Цель изобретения - расширение функциональных возможностей путем реализации режима обработки, помимо аналоговых цифровых сигналов.На чертеже приведена схема предлагаемого. микропроцессора.Микропроцессор содержит арифметико-логическое...

Номер патента: 1198532

Опубликовано: 15.12.1985

Авторы: Беляускас, Валаткайте, Светикас

МПК: G06F 15/00

Метки: вычислительной, микропроцессорной, операционное, системы

...элементов 8 соединены соответственно с выходами 14 поляопределения кода операции и выходами15 Констант блока 1 микропрограммного управления. Схема ускоренного переноса соединена по входу с выходом13 поля переноса блока 1 микропрограммного управления и с выходами 11и 12 ускоренного переноса всех секционированных микропроцессорных эле"ментов 8. Выходы схемы ускоренногопереноса соединены соответственно5 О 5 20 25 30 35 45 55 с входами переноса секционированных микропроцессорных элементов 8, начиная со второй секции, и с входом 1 б блока 1 микропрограммного управления.Операционное устройство микропроцессорной вычислительной системы работает следующим образом.Работа устройства синхронизируется сигналом, поступающим через синхровход 17....

Номер патента: 1200294

Опубликовано: 23.12.1985

Автор: Гришин

МПК: G06F 15/00

Метки: процессор

...с первого выхода регистра 10на вход 23 блока 7, определяет Функцию дешифратора 76 чтения, в зависимости от которой на выходе 19 блока 7 образуется либо содержимое триггеров 80 и 81, либо значения логического 0 или логической "1", Код,подаваемый с второго выхода регистра 10 на вход 24 блока 7,определяетфункцию дешнфратора 77 записи, в зависимости от которой по заднему фронту синхросигнала на входе 16 производится либо запись в один из триггеров 80 или 81 значения, присутствующего на входе 18 блока 7, либо значе"ние триггеров остается без изменения.Работа блока 7 при этом заключается в следующем. Если производится 0запись в какой-либо триггер данныхнавходе 18 блока 7, то единичный сигнал, образованный на одном из выходов дешифратора 77,...

Номер патента: 1211745

Опубликовано: 15.02.1986

Авторы: Каплун, Омельянчук, Панков, Сафьяновский

МПК: G06F 15/00

Метки: микропроцессор

...(М+ Изобретение относится к вычислительной технике и может быть использовано в устройствах оперативного преобразования информации для редактирования (преобразования) информации.Целью изобретения является повышение быстродействия.На фиг.1 изображена функциональная схема микропроцессора", на фиг.2- схема варианта объединения мультиплексоров в группы.Микропроцессор содержит арифметико-логическое устройство 1, регистр 2 результата, блок 3 памяти, первый мультиплексор 4, мультиплексоры 5, регистр б адреса операнда, регистрпервого операнда, входы,: 8 - кода операции, 9 - информационный, 10 - адресный, 11 - первого операнда, 12 - адреса операнда микропроцессора, выход 13 результата микропроцессора.Регистр 6 управляет коммутацией...