Устройство обработки информации с переменной длиной команд

СОЮЗ СОВЕ ГСКИХсО иилистиче скиРЕСПУБЛИК(5)5 О 06 Р 15 ГОСУДАРСТВЕННОГ ПАТЕНТНОВЕДОМСТВО СССР(ГОСПАГЕНТ СССР) ПИСАНИЕ ИЗОБРЕТЕНИ СВИДЕТЕЛЬСТВУ РОК ного соде 2 адр Ч О 02.(54) УСТРОЙСТВО ОБРАБОТКИ ИНФОРМАЦИИ С ПЕРЕМЕННОЙ ДЛИНОЙ КОМАНД57) Изобретение относится к вычислительной технике и предназначено для выполнения инженерных, зкономических истатистических расчетов. Целью изобретения является повышение быстродействияпри выполнении многооперандных операций с многоразрядными числами переменформата. Для этого в устройство,ржащее блок 1 памяти команд, счетчикеса команд, регистр 3 инструкций, первый блок 4 микропрограммного управления, первый арифметика-логический блок 5, первый блок 6 оперативной памяти, счетчик 7 команд и таймер 8, введены буферный регистр 9, счетчик 10 операндов, счетчик 11 разрядов, второй блок 12 оперативной памяти, регистр 13 формата, К регистров 14 операндов, второй блок 15 микропрограмм- ного управления, второй арифметико-логический блок 16, регистр 17 результата и регистр 18 адреса. Введенные блоки позволяют выполнять сложную обработку адресов разрядов разноформатных операндов первого блока 6 оперативной памяти в ходе выполнения инструкции устройством, Форматы данных хранятся во втором блоке 12 оперативной памяти, адресные входы которого соединены с группой выходов регистра 3 инструкций, а информационные входы - выходы блошка 12 соединены с соответствующими входами-выходами буферного регистра 9. Счетчик 10 операндов и счетчик 11 разрядов обеспечивают синхронизацию всех блоков устройства. 5 ил,1817099 3Изобретение относится к вычислительной технике.Цель изобретения - повышение быстродействия при выполнении многооперандных операций с многоразрядными числами переменного формата.На фиг.1 приведена структурная схема устройства обработки информации с.переменной длиной команд; на фиг.2 - пример формата инструкции устройства; на фиг,З - пример формата данных устройства; на фиг,4 - временная диаграмма работы синхронизатора; на фиг.5 - пример протокола работы устройства с указанием микроприказов и содержимого регистров при выполнении двухоперандной инструкции, .Устройство обработки информации с переменной длиной команд содержит блок 1 памяти команд, счетчик 2 адреса команд, регистр 3 инструкций, первый блок 4 микропрограммного управления, первый арифметико-логический блок 5, первый блок 6 оперативной памяти, счетчик 7 команд, таймер 8, буферный регистр 9, счетчик 10 операндов, счетчик 11 разрядов, второй блок 12 оперативной памяти, регистр 13 формата, регистры 141 - 14 к операндов, второй блок 15 микропрограммного управления, второй арифметико-логический блок 16, регистр 17 результата и регистр 18 адреса.Приняты следующие обозначения: 19 - вход синхронизации устройства; 20 - информационная магистраль; 21 - управляющая магистраль; 22 - 28 - выходы первого блока микропрограммного управления; 29 - 37 - выходы второго блока микропрограммного управления; 38; 39 - схемы МОНТАЖНОЕ ИЛИ; Во - В 1 - внутренние и выходные сигналы счетчика операндов; Со-О - внутренние и выходные сигналы счетчика разрядов; ЗЗ(14-ф 39) означает (в таблице на фиг,5), что микроприказ из группы 33 выходов второго блока микропрограммного управления осуществляет чтение информации из регистра 14 операндовв схему 39 МОНТАЖНОЕ ИЛИ,Введенное устройство способно осуществлять сложную обработку последовательностей адресов синхронно с потоком поступающей информации. При последовательно-параллельном. способе представления информации это могут быть адреса отдельных 8-, 2 - 10-, 16-ричных разрядов чисел, адреса отдельных байтов или адреса слов другой разрядности. В общем случае количество разрядов (байтов, слов другой разрядности), обрабатываемых в каждой инструкции устройства, может быть равно 4от 1 до 2 = в и ограничивается только числом разрядов а регистров операндов,Сийхронизация узлов устройства осуществляется сигналами, вырабатываемыми 5 на выходах счетчика 10 операндов и счетчика 11 разрядов, Число внутренних состояний счетчика 10 операндов (коэффициент деления К 1) должно обеспечивать прохождение одного разряда данных на АЛУ, обработку этих данных и запись результатов обработки, Так, например, для обработки двухоперандных команд коэффициент деления может быть равен 3 и определяться как .вызов на АЛУ первого операнда, второго 15 операнда и собственно обработка информации с записью результата по адресу одного из операндов, Число внутренних состояний счетчика 11 разрядов (коэффициент деления К 2) является числом переменным и макси мально равно числу возможных разрядовоперандов, обрабатываемых в одной инструкции ЭВМ, Минимально возможный временной интервал ЭВМ равен продолкительности нахождения счетчика 10 операндов в одном состоянии. Общее время обработки К 2 разрядов определяется как К 1 К 2, Коэффициент деления К 2 обеспечивается подачей сигнала 31 с второго блока микропрограммного управления на устано вочные входы счетчика 11 разрядовТак каквыходные сигналы делителей определяют моменты выработки сигналов устройствами управления, то моменты времени могут быть соотнесены с совокупностью состоя ний делителей, Блок 6 оперативной памятипредставляет собой устройство с произвольной выборкой, в котором каждому состоянию адреСных входов соответствует выбор одного конкретного разряда из одно го конкретного регистра данных. Выбор номера регистра определяется группой выходов из регистра 3 инструкций, выбор номера разряда - группой информационных выходов регистра 18 адреса, Последо вательность адресов разрядов и способмодификации операндов в ходе выполнения инструкции ойределяется введенным устройством и указывается в формате данных,Синхронизация узлов устройства осу ществляется сигналами с выходов одних итех же делителей, что при общем равенстве периода циркуляции счетчика 11 разрядов (цикл) и последовательности адресов разрядов операндов дает воэможность, с одной 55 стороны, однозначно определять в любоймомент времени адреса разрядов операндов, а с другой стороны - привести в соответствие выходные сигналы синхронизатора и адреса разрядов операндов для выбранного формата данных, Например, можно заранее установить, что при ройств в регистр 3 инструкций по управлявыполнении двухоперандной инструкции ющей магистрали 21,состоянию счетчика 10 операндов ВО соот- Результаты работы АЛУ 5 могут бытьветствует вызов на АЛУ первого операнда, выданы также на внешние устройства черезВ 1 - второго, В 2 - обработка операнд на 5 управляющую магистраль 21,АЛУ и т.дсостоянию счетчика 11 разрядов Формирование адресов разрядов опеСО соответствует К(0) разряд первого опе- рандов осуществляется в течение каждогоранда и(о) разряд второго операнда, С 1 - цикла, Форматданных, аналогично форматузначения адресов разрядов равны значени- инструкции, можно условно разбить на поям функции К(1) и (1) соответственно и т.д 10 ля, в которых будут указаны начальные ада при достижении значения К(С), заранее реса разрядов ОЗУ, конечные адресаустановленноговформатеэначения адре- (адрес), код операции. Перед началом вы. са разрядов первого и второго операндов полнения каждой инструкции формат, адресустанавливаются равными значениям функ- которого указан в инструкции устройства,ции К 1(С) и 1(С) соответственно. При дости- .15 считывается из второго блока 12 оперативжении 11(С) =либо при выработке ной памяти в регистр 13 формата. Из регимикроприказапервымблоком 4 микропрог- стра 13 формата начальные адресараммного управления по результатам рабо- разрядов ОЗУ через схему 38 МОНТАЖНОЕты первого блока АЛУ 5 может быть ИЛИ последовательно переписываются взавершен цикл выполнения инструкции и 20 регистры 41 - 14 к операндов, Код операциипереход счетчика 11 разрядов в исходное и конечный адрес поступают при этом восостояние СО. Совокупность состояний СВ/ второй блок 15 микропрограммного управсоответствует -разряду )-операнда, ления. Начальные адреса разрядов послеПравило формирования адресов разря- довательно поступают иэ регистров 141 - 14 кдов операндов указывается в поле формата 25 операндов через схему 39 МОНТАЖНОЕданных и зависит от конкретного исполне- ИЛИ в блок 15 микропрограммного упраьния устройства. Формат, номер которого ления для сравнения с конечным адресомуказывается в инструкции, перед началом или другими константами, на АЛУ 16 - длявыполнения инструкции считывается с бло- вычисления следующего адреса разряда и вка ОЗУ 12 в регистр 13 формата. В инструк регистр 18 адреса для управления ОЗУ 6,ции указываются также команды записи При этом новоезначение адреса разряда иэнового формата или вызова старого форма- АЛУ 16 через регистр 17 результата и схемута для обработки, Обмен форматом в уст МОНТАЖНОЕ ИЛИ возвращается назадройстве осуществляется через второй блок в регистр 14 соответствующего операнда.12 оперативной памяти и буферный регистр 35 Сигналы с выходов блока 15 (группы 29 - 379, Информация в буферный регистр 9 может микроприказов) при этом осуществляют упбыть записана после обработки на АЛУ 5 равление всеми введеннымиузламиустройчерез информационную магистраль 20 или . ства и вырабатывают сигнал конца цикла,через управляющую магистраль 21 как часть Второй блок 15 микропрограммного управинструкции либо как второе слово инструк. нения, помимо обработки адресов разрядовции, операндов, может вырабатывать микроприказы 32, модифицирующие информацию неВ инструкции также указывается опера- посредственно - в первомция, которая выполняется над операндами. арифметико-логйческом блоке 5.Код операции из регистра 3 инструкций по . Рассмотрим работу устройства для слуступает в счетчик 2 адреса команд перед чаядвухоперанднойсистемыкомандспереначалом выполнения инструкции, По адре- менным форматом данных. Пусть. су, полученному на основе кода операции,. устройство находится в состоянии, когда завыбирается одна строка в блоке 1 памяти кончена обработка предыдущей инструкциикоманд. Часть выходов блока памяти ко и новая конструкция через управляющуюманд используется для указания кода опе- магистраль 21 записана в регистр 3 инструк.рации АЛУ 5, другая часть используется для ции, По сигналу об окончании цикла форматуказания следующего адреса счетчик адре- данных из ОЗУ 12 за номером, указанным вса команд 2(СЧАК), если операция занимает инструкции и установленным на его адреснесколько циклов, а третья часть, смешива ных входах, считывается в регистр 13 форясь в блоке 4 микропрограммного управле- мата, В следующем состоянии счетчика 10ния с сигналами синхронизатора, операндов начальный адрес разряда первообеспечивает сигналы (микроприказы 22- го операнда из регистра 13 через схему 3828), управляющие работой всех узлов, Сама МОНТАЖНОЕ ИЛИ переписывается в реинструкция считывается из внешних уст- тистр 14 первого операнда. код операции20 25 30 35 40 дет содержать полученное на АЛУ 16 45 50 из регистра 3 инструкции и переписывается в СЧАК 2, а код операции формата данных из регистра 13 формата в блок 15 микропрограммного управления. Допустим, что формат, указанный в инструкции, обеспечивает обработку от второго до девятого разрядов второго операнда и циклически сдвинутого на три разряда вправо первого операнда. Запись результата обработки осуществляется по адресам второго операнда.Момент времени СОВО соответствует началу цикла, По коду операции, содержащемуся в СЧАК 2, в блоке 1 памяти команд выбирается соответствующая строка, и первая группа выходов устанавливает код операции на входах АЛУ 5 для обеспечения соответствующей операции над данными, вторая груп па выходов устанавливает адрес следующей команды на входах СЧАК 2, если инструкция занимает несколько циклов, или дополнение к коду адреса, если в следующем цикле будет приниматься новая инструкция, Третья группа выходов блока 1 памяти команд поступает в первый блок 4 микропрограммного управления. Блок 4 обеспечивает выборку на адресных входах ОЗУ 6 адреса регистра первого операнда, При этом адрес пятого разряда первого операнда обеспечивается на второй группе адресных входов ОЗУ 6 перезаписью содержимого регистра 141 первого операнда в регистр 18 адреса. Одновременно содержимое регистра 141 через схему 39 МОНТАЖНОЕ ИЛИ поступает на вход АЛУ 16, а адрес второго разряда(второй операнд сдвинут на три разряда относительно первого) второго операнда из регистра 13 формата через схему 38 МОНТАЖНОЕ ИЛИ записывается в регистр 14 второго операнда, Таким образом, в конце момента времени СОВО на входах АЛУ 16 будет присутствовать номер пятого разряда первого операнда, а регистр 17 результата бузначение следующего номера разряда первого операнда (код 6),В следующий момент времени СОВ 1блок 15 вырабатывает микроприказ 23 выбора режима,- осуществляющие установки на первых адресных входах ОЗУ б адреса регистра второгО операнда, поступающего иэ регистра 3 инструкции, При этом содержимое регистра 142 второго операнда поступает через схему 39 МОНТАЖНОЕ ИЛИ на АЛУ 16 и в регистр 18 адреса, обеспечивая на вторых адресных входах ОЗУ б значение второго разряда, а содержимое регистра 17 результата (код 6) через схему 38 МОНТАЖНОЕ ИЛИ переписывается в ре 5 10 15 гистр 141 первого операнда, Аналогично в конце момента времени на АЛУ 16 будет получено значение следующего разряда второго операнда (код 3) и перезаписано в регистр 17 результата, В момент времени СОВ 2 значение адреса на входах ОЗУ 6 не меняется, блок 4 вырабатывает микроприказ группы 23 для записи результата работы АЛУ 5 через информационную магистраль в первый блок 6 оперативной памяти, Одновременно содержимое регистра 17 результата (код 3) через схему 38 МОНТАЖНОЕ ИЛИ заносится в регистр 142 второго операнда. Аналогично происходит обработка следующих 5,69-го и 2,3,6-го разрядов соответствующих операндов.При обработке каждой пары разрядов, в моменты времени ВО, В 1, осуществляется сравнейие содержимого схемы 39 МОНТАЖНОЕ ИЛИ со значением адреса конечного обрабатываемого разряда (код 9), поступающего иэ регистра 13 формата в блок 15. В момент времени С 4 ВО, в результате первого такого сравнения, вырабатывается микроприказ перегрузки содержимого регистра 27 формата, соответствующего начальйому адресу второго операнда (код 2)= в схему 38 МОНТАЖНОЕ ИЛИ и микроприказ группы 33 - записи содержимого схемы 38 МОНТАЖНОЕ ИЛИ в регистр 141 первого операнда.После обработки 2,3,4-го и 7,8,9- го разрядов соответствующих операндов, в момент времени С 7 В 1, наступает второе сравнение указанных величин. При этом блок 15 вырабатывает.микроприказ 31 конца цикла (если он не был выработан ранее в блоке 4), Если выполняемая инструкция была инструкцией ветвления, то по положительному результату анализа йризнаков, установленных в АЛУ 5 в ходе выполнения инСтрукции и поступающих в блок 4, будет выработан микроприказ 25 записи содержимого блока 1 памяти команд в СЧАК 2, В этом случае; прежде следующей инструкции, будет выполнена внутренняя команда устройства над содержимым счетчика команд 7. В противном случае будет выполняться следующая инструкция, считанная в регистр 3 инструкции по управляющей ма-гистрали, Очевидно, что содержимое счетчика команд 7 будет обрабатываться по сигналам блока 4 и независимо от содержимого формата данных, В конце момента времени С 7 В 2 происходит установка счетчика 11 разрядов в исходное состояние СОВО, и вышеописанный процесс повторяется,Таким образом, устройство обработки информации с переменной длиной команд позволяет производить многооперандные операции над числами разной разрядности,сдвинутыми одно относительно другого на любое число разрядов прямо или циклически,вправо или влево, с расширением старшихразрядов, старших битов либо занулением, безпромежуточных операций многократных пересылок. Переменные форматы обрабатываемыхданных, многократное их использование позволяют быстро решать сложные задачи в малых обьемах программной памяти,Формула изобретенияУстройство обработки информации спеременной длиной команд, содержащееблок памяти команд, счетчик адреса команд, регистр инструкций, первый блокмногопрограммного управления, первыйарифметико-логический блок, первый блокоперативной памяти, счетчик команд, таймер, буферный регистр, причем информационные входы - выходы первогоарифметико-логического блока, первогоблока оперативной памяти, буферного регистра, счетчика команд и таймера объединены через информационную магистраль иобразуют первый вход - выход данных устройств, управляющий вход - выход первого 2арифметико-логического блока и информационный вход регистра инструкций объединены через управляющую магистраль иобразуют входвыход инструкций устройст-.ва, первый выход регистра инструкций соединен с первым информационным входомсчетчика адреса команд, второй информационный вход счетчика адреса команд соединен с первым выходом блока памятикоманд, второй и третий выходы которого 3соединены соответственно с входом кодаоперации первого арифметико-логическогоблока и с информационным входом первогоблока управления, информационный выходсчетчика адреса команд соединен с адресным входом блока памяти команд, выходы спервого по седьмой первого блока управления соединены с первым входом микроприказов первого арифметико-логическогоблока, первым входом выбора режима блока 4. оперативной памяти, с входом чтения-записи регистра инструкций, с управляющимивходами счетчика адреса команд, счетчикакоманд, таймера, входом режима блока памяти команд, второй выход регистра инструкций соединен с первым адреснымвходом первого блока оперативной памяти,выход результата первого арифметико-логического блока соединен с входом условийпервого блока микропрограммного управ-. 5ления, отлича ющееся тем,что,с цельюповышения быстродействия при выполнении многооперандных операций с многоразрядными числами переменногоформата, в устройство введены регистр временного хранения, второй блок оперативной памяти, регистр формата, К-регистров операндов, регистр результата, регистр адреса, второй блок микропрограммного уп равления, счетчик операндов, счетчикразрядов, второй арифметико-логический блок, причем информационный выход счетчика операндов соединен с входом контроля конца операнда первого блока 10 управления, старший разряд информационного выхода счетчика операнд соединен с тактовыми входами счетчика разрядов и второго блока микропрограммного управления, а счетный вход счетчика операндов 15 соединен с входом синхронизации устройства,.выходы второго блока микропрограммного управления с первого по третий, соединены соответственно с управляющими входами буферного регистра, входами 20 режима второго блока памяти и входом установки в нулевое состояние второго счетчика разрядов, информационный вход буферного регистра соединен с первым выходом второго блока оперативной памяти, 5 информационный выход буферного регистра соединен с вторым входом-выходом данных устройства, информационный выход регистра результата соединен с информационным входом регистров операнд с первого 0 по К-й и через схему "МОНТАЖНОЕ ИЛИ" -с первым информационным выходам регистра формата, информационные выходы регистров операнд с первого по К-й объединены через схемы "МОНТАЖНОЕ 5 ИЛИ" и соединены с информационным входом второго блока микропрограммного управления и с информационным входом регистра адреса, второй информационный вход второго блока микропрограммного уп- О равления соединен с вторым информационным выходом регистра формата, информационный выход регистра адреса соединен соответственно с адресным входом первого блока оперативной памяти, третий 5 выход регистра инструкций соединен с информационным входом второго блока оперативной памяти, выходы с четвертого по восьмой второго блока микропрограммного управления соединены соответственно с вто рым управляющим входом микроприказовпервого арифметико-логического блока, вхо- ..дов чтения-записи первого регистра операнд, входом чтения - записи К-го регистра операндов, входом кода операции второго 5 арифметико-логического блока, входом чте. ния - записи регистра результатов, входомчтения - записи регистра адреса, информационный выход второго арифметика-логического блока соединен с информационным входом регистра результата,(9 Сгпроисл 3 о оБро 8 огткО иН 4 риаЧс лйременой Вланао комаид Составитель Н,Голец едактор Т.Иванова Техред М.Моргентал Корректор Н,Кешелоиаводственно-издательский комбинат."Патент", г. Ужгород, ул на, 101 каз 1723 Тираж8 НИИПИ Государственного комитет113035, Москва, Ж Подписноео изобретениям и открытиям при ГКНТ ССС5, Раушская наб., 4/5