Микропроцессорная система

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК я)5 0 06 Р 15/ОО, 15/ Й КОМИТЕТМ И ОТКРЫТИЯМ ГОСУДАРСТВЕННПО ИЗОБРЕТЕНПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТ Б,А,Швед о СССР, 15/76, 1981,Я СИСТЕМА я к вычислительспользовано при истем различноетения - сокрапрограмм при в зацикливании роцессорная сиессор 1, запомиВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) МИКРОПРОЦЕССОРНА (57) Изобретение относитс ной технике и может быть и создании вычислительных с го назначения. Цель изобр щение емкости памяти наличии необходимости участков программ, Микроп стема содержит микропроц нающее устройство 2, периферийное устройство 3, второй формирователь 5 сигналов "Чтение - запись", содержащий элемент НЕ 16, первый 17 и второй 18 элементы И, первый формирователь 4 сигналов "Чтение - запись", содержащий первый 19 и второй 20 элементы И, первый 21 и второй 22 элементы ИЛИ, Кроме того, система содержит первый 23, второй 24 и третий 25 регистры, схему 26 сравнения, сдвиговый регистр 27, элемент И 28, элемент ИЛИ-НЕ 29, Сущность изобретения заключается в том, что в предлагаемой микропроцессорной системе можно произвести заклинивание любого участка выполняемой программы, которая хранится в запоминающем устройстве, не внося при этом изменений в эту программу.1 ил.55 Изобретение относится к вычислительной технике, может быпгь использовано при создании вычислительных систем различного назначения и является усовершенствованием технического решения по авт, св, М 1172455.Цель изобретения - сокращение емкости памяти программ при наличии необходимости в зацикливании участков программ.Сущность изобретения заключается в том, что в микропроцессорной системе можно произвести зацикливание любого участка выполняемой программы, которая хранится в запоминающем устройстве, не внося при этом изменений в эту программу.На чертеже показана структурная схема микропроцессорной системы,Уикропроцессорная система содержит микропроцессор 1, запоминающее устройства 2, периферийное устройство 3, первый блок 4 формирования сигналов "Чтение - запись", второй блок 5 формирования сигналов "Чтение - запись", информационный вход-выход 6 микропроцессора, адресный выход 7 микропроцессора, управляющий выход 8 записи в периферийное устройство микропроцессора, управляющий выход 9 записи в запоминающее устройство микропроцессора, управляощий выход 1 О счить. - вания из запоминающего устройства микропроцессора, управляющий выход 11 считывания из периферийного устройства микропроцессора, управляющие входы записи 12 и считывания 13 в (из) запоминающее (го) устройство (а) микропроцессора, управляющие входы записи 14 и счигыьания 15 в (из) периферийное (го) устройство (а), Второй формирователь 5 сигналов "Чтение - запись" содержит элемент НЕ 16, первый 17 и второй 18 элементы И, первый формирователь 4 сигналов "Чтение - запись" содержит первый 19 и второй 20 элементы И, первый 21 и второй 22 элементы ИЛИ, Кроме того, система содержит первый 23, з горой 24 и третий 25 регистрь;, схему 26 сравнения, сдвиговый регистр 27, элемент И 28, зле. мент ИЛИ-НЕ 29. вход 30 признака режима зацикливания программы, вход 3, задания адреса зацикливающего участка программы, информационные входы 32 - 34.Микропроцессорная система работает следующим образом, При наличии сигнала "Лог. О" на входе 30 микропроцессор 1 вы. полняет программу, записанную ц запоминающее устройство 2, При вь:пол:ении рабочей программы в силу различных причин может возникнуть нештатная ситуация Для ее локализации и устранения необходимо произвести зацикливание программы на том участке, выполнение которого приводит к нештатной ситуации. Зацикливание участка программы можно осуществить с помощью трехбайтной команды безусловного перехода. Эта команда возвращает процессор на повторное выполнение участка программы, начиная с адреса, который указывается во втором и третьем байтах команды. На вход 32 микропроцессорной системы подается код команды безусловного перехода, на входы 33 и 32 - старший и младший байты адреса перехода, на вход 31 - код последнего адреса зацикливаемого участка программы, При наличии сигнала "Лог, 1" на входе 30 микропроцессорной системы и сигнала "Чтение" запоминающего устройства на выходе 10 микропроцессора 1, информация с входов 34, 33 и 32 записывается соответственно в регистры 23, 24 и 25, Когда в ходе заполнения программы происходит совпадение кода, выставленного на адресном выходе 7 микропроцессора 1, с кодом адреса, который находится на входе 31 системы, на выходе схемы 26 сравнения появляется сигнал "Лог. 1", который по переднему фронту сигнала "Чтение" записывается в первый разряд регистра 27, предварительно установленного в нулевое состояние(цепи начальной установки на чертеже не показан ы), через элемент ИЛ И-Н Е 29 сигнал "Лог,1" с первого выхода регистра 27 запрещает прохождение сигнала "Чтение" через элемент И 18 на вход 13 считывания запоминаюшего устройства 2 и разрешает выдачу кода команды безусловного перехода с регистра 23 на информационный вход-выход 6 процессора 1. Выполнение последующих циклов чтения, которые осуществляются процессорами 1 при выполнении команды безусловного перехода, приводит к последовательному сдвигу "Лог.1" во второй и третий разряды сдвигового регистра 27, что в свою очередь сопровождается выдачей на информационный вход- выход 6 младшего и старшего байтов адреса перехода из регистров 24 и 25. При выдаче информации из регистров 24 и 25 на информационный вход-выход в процессоре 1 подача сигнала "Чтение" на вход считывания 13 запоминающего устройства 2 блокируется сигналом с выхода элемента ИЛИ-НЕ 29.Формула изобретения Микропроцессорная система по авт. св, М 1172455, отл и ч а ющая ся тем, что, с целью сокращения емкости памяти программ при наличии необходимости в зацикливании участков программ, она дополнительно содержит три регистра, сдвиговый регистр,схему сравнения, эле1675898 Составитель Ю. ЛанцовТехред М.Моргентал Корректор Э,Лончакова Редактор И. Горная Заказ 3004 Тираж Подписное .ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 мент И и элемент ИЛИ-НЕ, выход которогосоединен с третьим входом второго элемента И второго формирователя сигналов "Чтение - запись", с первого по третий входы элемента ИЛИ-НЕ соединены соответственно с первого по третий выходами сдвигового регистра и входами управления считыванием с первого по третий регистров, входы записи которых соединены с выходом элемента И, стробирующим входом схемы сравнения и синхровходом сдвигового регистра, информационный вход которого соединен с выходом схемы сравнения, первый и второй информационные входы которой подключены соответственно к входу задания адреса зацикливаемого участка программы системы и к адресному выходу микропроцессора, управляющий выход считыванием из запо минающего устройства которого соединен спервым входом элемента И, второй вход которого подключен к входу признака режима зацикливания участка программы системы, выходы с первого по третий регистров под ключены к информационному входу-выходумикропроцессора, с первого по третий информационные входы системы подключены к информационным входам соответственно с первого по третий регистров.15