G06F 15/00 — Цифровые компьютеры вообще
Устройство для обработки запросов на обслуживание
Номер патента: 506860
Опубликовано: 15.03.1976
Автор: Думченко
МПК: G06F 15/00
Метки: запросов, обслуживание
...вентили 13 13 , 13 генератор импульсов 14; счетчик 15; дешифратор 16; узлы эквивалентности 17, - 17; входные вентили 18, 18, , 18 п информационные входы 19 19,19 л, выходы 20, 202," 20 а, выходы 21,21 обслуживаемых объектов и соответствующие им входы блока 1,Входной поток запросов,на обСлуживание от объектов 8 поступает:на вход блока 1 контроля очередности запросов, в котором коды запросов записываются в очередь. С некоторой периодичностью на выходе блока 1 формируется импульсный кодовый сигнал, соответствующий ,номеру очередного объекта. Через один из блоков 3 вентилей, на который подается сипнал разрешения записи от блока 2 распределения запросов по каИалам обслуживания, код очередного объекта поступает в блок 4 памяти одного...
Процессор
Номер патента: 509871
Опубликовано: 05.04.1976
Авторы: Аспатуров, Бостанджян, Елисеев, Кондратьев, Мальцев
МПК: G06F 15/00
Метки: процессор
...первичной сети про 60 исходит при обращении к оперативной памяти 2, т, е. внутри цикла чтения записи оперативной памяти 2, то узел 11 выдает сигнал останова генератора синхрсимпульсов 8 только после того, как полностью отработается ,машинный такт, вкотором присутствует микрооперация записив оперативную память 2.Сигнал включения питания, поступающийв узел 16 приводит к тому, что к первичной сети подключаются узел 14 и 10,По потенциалу гашения происходитсброс в исходное состояние триггерныхсхем, которые могли бы вызвать непредусмотренное обращение к оперативной памяти2 в момент подачи питающих напряжений нагенераторы тока оперативной памяти 2,После установки потенциала гашения черезвремя задержки на элементе задержки 18происходит...
Система для обработки данных в реальном масштабе времени
Номер патента: 523411
Опубликовано: 30.07.1976
Авторы: Каравашкин, Карпухин, Конаш, Наконечный, Ройзенвасер, Чесовник
МПК: G06F 15/00
Метки: времени, данных, масштабе, реальном
...подключены к управляющему входу системы и выходу формирователя задержки, выход соединен с входом формирователя задержки и с управляющим входом цифровой вычислительной машины.На чертеже представлена блок-схема системы.Система содержит п1, устройство 2 для овую вычислительную523411 Формула изобретения Составитель А. Жеренов Техред М, Семенов Корректоры; В. Дод и А, Николаева Редактор Н. Суханова Заказ 1842/5 Изд. Мв 1541 Тираж 864 Подписное ЦИИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4 убТипография, пр. Сапунова, 2 мпроьатель 4 циклов решсн 1 и задачи, форми 1 зователь 5 задержки, связи 6 устройства для оомена данными с периферийными устройствами, связи 7...
Процесс связи
Номер патента: 526899
Опубликовано: 30.08.1976
Автор: Бернупс-Бернхофс
МПК: G06F 15/00
...2, сигналом из ЦВМ вызываепся следующая команда.Операция сравнения сигналов внешних устройств с содержимым команды, записаиной в регистре устройства управления обменом 1, осуществляется устройством сравнения 5 либо по номиналу и допуску, либо по наличиюГ 1 ри выполнении операции условной выдачисодержимого,регистра пересылаемой информации устройства управления обменом 1 в уст,ройство формирования текущего адреса ко 45 ыанд 2 оно анализирует одичал из признакова, Д, ср, ф. В случае равенства единице анализируемого признака, код регистра пересылаемой информации устройства управления обменом 1 с первого входа устройства формирова 50 ния текущего адреса команд 2 записываетсяв его счетчик адреса.Если признак равен нулю, нрием,кода...
Процессор
Номер патента: 526900
Опубликовано: 30.08.1976
Авторы: Кокорин, Овсянникова-Панченко, Петрова, Плетнер, Чичерин, Шевкопляс
МПК: G06F 15/00
Метки: процессор
...устройства (в режиме Индикация ячейки памяти), 5269005что позволяет в ходе работы процессора следить за состоянием выбранного регистра или выбранной ячейки памяти. Адрес выоираемой для индикации ячейки памяти набирается на ,клавишном регистре 2. Адрес выбираемого регистра задается клавишным регистром 14. На регистре 3 микрокоманды фиксируется управляющее слово, определяющее адреса регистра-передатчика и регистра-приемника для каждого диокретного промежутка времени (функционального импульса), отведенного для элементарной процедуры передачи информации по общей магистрали. Число независимых полей микрокоманды раувно числу функциональных импульсов. Каждому полю микрокоманды соответствует один дешифратор 4, один блок 5 формирования приемов и...
Вычислительное устройство в системе счисления остаточных классов
Номер патента: 529457
Опубликовано: 25.09.1976
Автор: Елфимова
МПК: G06F 15/00
Метки: вычислительное, классов, остаточных, системе, счисления
...разряду3 для хранения кодов истинных четностейвсех чисел, принадлежащих 1 О, Р 1, где Р = Р г у Р и - величина, определяю )щая рабочий диапазон чисел, представленных остатками по основанию Р, При этом адресом кода четности числа, представ пенного в диапазоне Р , является само число в ССОК, остатки которого задаются р двоичной системе счисления.Следовательно, в ОЗБ должно обеспечиваться условие оу2 Д , где- количес во ячеек ОЗУ, гу - количество разрядов двоичного представления числа во ФН. 1 ССОК, удовлетворяющее усдовиго 2 (Р с 2В устройство входят выходной числовой регистр 4, посл дний разряд 5 которого предназначен для хранения кода истинной четкости считанного из ОЗБ числа, элемент И Б, арифметике кий блок 7 модульных Операций...
Устройство для обработки и сжатия информации
Номер патента: 531158
Опубликовано: 05.10.1976
Авторы: Воловик, Герман, Грибок, Казаков, Костин, Николаев, Новоселов, Павлов, Переверткин
МПК: G06F 15/00
Метки: информации, сжатия
...из семи старших разрядов сумматора будет нулевой инверсныйсигнал, В этом случае на выходе первогоэлемента И-НЕ оказывается единичныйсигнал (поскольку на входы элемента 5подаются инверсные выходы семи старшихразрядов сумматора) . Единичный сигналпроходит через элемент ИЛИ 5 и разрешаетзапись содержимого регистра текущей вы-.борки и регистр числа, оперативную памятьи буферную память, а также прибавляетединицу в счетчик 8 заполнения. Еслиразность, найденная сумматором, меньшемаксимальной апертуры, то схема сравнения для трехразрядных ходов производитсравнение. разности с величиной апертуры,При этом код апертуры поступает с выходов 16 на группу входов апертуры схемысравнения и с выходов счетчика 8 черезэлементы И 10, Если разность между...
Устройство для обработки информации
Номер патента: 543942
Опубликовано: 25.01.1977
Авторы: Власов, Пеклер, Цветков
МПК: G06F 15/00
Метки: информации
...импульсов 12, блок элементов ИЛИ 13, регистрирующий блок 14,При отсутствии входных сигналов узелпамяти 1 находится в исходном состояниии устройство опросов не производит. Сигнал, поступая на вход узла памяти 1, записывается в соответствующий данному кана=лу элемент памяти, в результате чего на 30первом выходе узла памяти появляется сиг-.нал, который через первый блок элементовИЛИ-НЕ 2 и блок элементов И 3 поступаетна входы первого 4 и второго 5 блоковтриггеров, носле чего соответствующие35триггеры этих блоков Опрокидыва 1 отся. Приэтом. сигнал, появивщийся на первом вь 1 хо-.де второго блока триггеров 5, подаетсччерез второй элемент ИЛИ 9 на второйвход блока элементов И 3 и закрывает 10его, отключая тем самь 1 м первый и...
Устройство для обработки информации
Номер патента: 545989
Опубликовано: 05.02.1977
Авторы: Бондаренко, Пустоваров, Сапрыкин, Флеров
МПК: G06F 15/00, G06F 17/17
Метки: информации
...первого операнда 3, а из блока 1 в регистр 4 - код суммарного приведенного приращения.В сумматоре 5 выполняется сложение, и сумма запоминается в регистре 6, откуда передается в регистр первого операнда 3 и блок оперативной памяти 1. Одновременно из блока 1 в регистр 4 передается код величины допустимой ошибки апроксимации. Блок управления 2 в зависимости от результата анализа выдает сигналы, по которым в сумматоре 5 при соблюдении условий выполняется сложение, а при соблюдении другого условия - вычитание. Результат запоминается в регистре 6, откуда передается в первую зону буферного регистра 12, В регистр 4 из блока 1 передается код номера шага квантования, который в сумматоре 5 увеличивается на 1 и результат запоминается в регистре...
Устройство для обработки телеметрических данных
Номер патента: 552610
Опубликовано: 30.03.1977
Авторы: Громов, Сергеев, Федосов
МПК: G06F 15/00
Метки: данных, телеметрических
...тарированных данных, блок тарировки и распределитель констант, первый и второй входы которого соединены соответственно с вторыми выходами блока памяти и блока управления, выходы распределителя 4 З констант подключены соответственно к первым входам коммутатора и блока тарировки, второй и третий входы которого соединены с третьим выходом блока управления и с вторым выходом блока ввода данных, выход бло ка тарировки подключен к второму входукоммутатора тарированных данных, выход которого соединен с входом процессора. 3Цель изобретения - расширение функциональных возможностей устройства, т. е. создание устройства, выполняющего операции предварительной обработки телеметрических данных при существенном уменьшении затрачиваемого на нее...
Процессор
Номер патента: 557366
Опубликовано: 05.05.1977
Авторы: Заславский, Нефедченко, Стоенко, Фиалко, Харитонов, Шередин
МПК: G06F 15/00
Метки: процессор
...передаютсяво внешнее устройство, Обмен данными меж.ДУ КаяаттаМН Н ВНЕШНИМИ УСтРОЙСтВаМИ ВЫнэтпть;те:с., Лчттономнэ без использованиямикропрограммного управления.ЕОдта Чэ.тННКВЕт НЕОбХОдГЧтОГ тЬ В Обращении к главной памяти, каналы вырабатывают запросы на микропрерывание, посту-.пающие на вход узла 8, Последний выделя; наиболее приоритетный из одновременно существующих запросов и вырабатываетпоследовательность сигналов, реализующуюпереключение на режим ввода-вывода. Если запрос принят узлом 8 в цикле вью полнения мнкрокоманды процессора с номе 1, н слдующем цикле вьитолнение микрокоманды Ъ+ 1 совмещается с переключением на режим ввода-вывода: в узле 10 сохраняется адрес очередной микроко- манды процессора (Л, +2), формируется ад-...
Вычислительная система для обработки чисел и многомерных векторов
Номер патента: 561966
Опубликовано: 15.06.1977
Авторы: Брик, Карцев, Лушпин, Пахунов
МПК: G06F 15/00
Метки: векторов, вычислительная, многомерных, чисел
...вторым выходом запоминающего устройства 7, второй вход которого соединен с выходом регистра адреса 3. 5 1 О 15 2 о 25 зо 35 4 О 45 50 1(роме того, вычислительная система содержит Л" дешифраторов 8, суммирующий блок 9, блок сравнения 10 и счетчик тактов 11, ,причем выходы коммутаторов 5 соединены со входами, соответствующих дешифраторов 8, выходы которых соединены с соответствующими входами суммирующего блока 9, выход которого соединен с первым входом блока сравнения 10, второй вход которого соединен с выходом счетчика тактов 11, а выход - со входом блока пуска 2 и входом счетчика тактов 11.Вычислительная система работает следующим образом,Начало каждого цикла обработки отмечается блоком пуска 2, разрешающего работу устройства управления...
Процессор управляющей вычислительной машины
Номер патента: 579621
Опубликовано: 05.11.1977
Авторы: Белоусов, Белый, Купченко, Плахотный, Самофалов, Щербина
МПК: G06F 15/00
Метки: вычислительной, процессор, управляющей
...программы, защищаемые от ошибочного к ним обращения. Вторая область ОЗУ отводится для размещения сменных программ. Если процессор выполняет адресную команду, расположенную во второй области оперативного запоминающего устройства и осуществляет ошибочное обращение по адресу к первой области запоминающего устройства, то появляются сигналы на прямом выходе триггера старше го разряда регистра 4 номера команды и на инверсном выходе триггера старшего разряда регистра 3 текущего адреса. Эти сигналы присутствуют на двух входах элемента И 9. 30Если при этом процессор находится не в фазе прерывания,т.е.на выходах регистра 2 формирования фаз выполнения операций и соответственно на входах дешифратора 7 отсутствует комбинация сигналов,...
Устройство для предварительной обработки информации
Номер патента: 601696
Опубликовано: 05.04.1978
Авторы: Мордовская, Рыжов
МПК: G06F 15/00
Метки: информации, предварительной
...замеров в блоке 4 имеется массив информяц 5 пи предыдущего замера, так что в блсхс 3 всегда содержится два идентичных по структ 5 рс массива информации, содержащих информацию о состоянии контролируемой тсхноло;,ической системы в виде нормированных показателей по каждому каналу измерения и коэффициентов - критериев качества технологического процесса. Информа ция из массива текущего замера подается в блоки б и 7. В первом из них хранятся устатки предельных значений по каждому коэффяциенту и нормы допустимых изменений коэффициентов во времени. Блок 7 выполняет сопряжение данного устройства с устройствами, на которых выполняется дальней шая переряоотка информации, папример, уст,ройстза отооражепия, ЭВМ, печатающие и т, п. На блок 7...
Процессор
Номер патента: 602949
Опубликовано: 15.04.1978
Авторы: Зверев, Кокорин, Костин, Шевкопляс
МПК: G06F 15/00
Метки: процессор
...каналовсвязи, в которые требуется передать выбран 20ные из ОЗУ байты.Далее процедура повторяется для новыхдвух байтов информации и так до тех пор, пока не будет сформирована полная группа (16разрядов) одноименных битов для передачи ихв данную группу каналов связи. После выдачисформированной группы битов в каналы процедура повторяется для последующих битов техже передаваемых знаков, пока знаки не будутвыданы полностью. Таким образом, осушествляется групповое преобразование кода знаков.Недостатком такого процессора является ЭОневысокая производительность, связанная с необходимостью выполнения большого количества логических операций и обращений в ОЗУ.Целью изобретения является повышениепроизводительности процессора при работе...
Процессор
Номер патента: 607222
Опубликовано: 15.05.1978
Авторы: Барбакова, Игнатьев, Кисельников, Мясников, Торгашев
МПК: G06F 15/00
Метки: процессор
...системы"начальные байты;операндов, содержащие их характеристики, в частности - указания на вид операндов.Виды операндов, как и обобщенный 10 код операции, поступают в блок 4, который модифицирует обобщенный код операции видов Ьперандов, Формируя тем самым конкретный код операции.Эта модификация может выполняться, в ц частности, как слияние обобщенного кода операции и вида, операндов.,Сформированный код операции поступает в блок 5, где используется в, ка- Я четсве ассоциативного признака для поиска адреса микропрограммы операции.Найденный адрес подается в блок 6. Микропрограмма из блока б поступает в блок 3, который осуществляет управ ление Работой блока 1. Блок 2 осуществляет в ходе выполнения микропрограммы хранение операндов,...
Центральный процессор
Номер патента: 608160
Опубликовано: 25.05.1978
Авторы: Абрамова, Кошелев, Островская
МПК: G06F 15/00
Метки: процессор, центральный
...операций с плавающей запятой. Блок сложения, вычитания и логических опера60860 ций предназначен для выполнения операций сложения, вычитания и логических операций, Блок умножения предназначен для выполнения операций умножения. Блок деления предназначен для выполнения операций деления. Блок управления, анализируя команду в буферном запоминающем устройстве 8, определяет тип блока, на котором должна выполняться ко.манда, формирует запросы за операндами к блоку 4 регистров и к буферному запоминаю.щему устройству 6 операндов, а также определяет готовность передачи команды на исполнение в нужный блок арифметического устройства. Каждый из специализированных блоков 10, 1, 2, 3, 14 имеет свой блок микропрограммного управления, который по...
Устройство для автоматического управления стеллажным складом
Номер патента: 614438
Опубликовано: 05.07.1978
МПК: G06F 15/00
Метки: складом, стеллажным
...перфоленты 12 нарядаразгрузки соответстнует числу заказанных номенклатур грузов. Каждый кадрсодержит информацию об одной номенклатуре груза и его количествеИнформация записана так же, как в кадре перфоленты 7.Перфолента 18 минимального уровняхранимого запаса разделена на кадры, 25число которых соответствует числу номенклатур на складе. Каждый кадр содержит информацию о минимальномУровнезапаса по данной номенклатуре.Устройство работает следующим образом.При загрузке склада одновременно споступлением груза н загрузочное тран.спортное устройство оператор вводитинформацию о его номенклатуре в блок1. Эта информация в кодированном видепоступает в блок 2, куда поступает иинформация со считывающего блока 14.Просмотр перфоленты 7...
Устройство для первичной обработки информации
Номер патента: 618744
Опубликовано: 05.08.1978
Авторы: Мацевитый, Молочко, Шаповал
МПК: G06F 15/00
Метки: информации, первичной
...передачи информации в нужную часть схемы,"Части кода 4 и Я служат для Формирования кода адреса блока 1 и передаются в регистр адреса 3 через блок анализа 8.Выбор и переключение цепей при записи в регистр 3 адреса кода из регистра числа 4 в зависимости от содержимого сумматора 5 производится блоком анализа 8 следующим образом.Если содержимое сумматора больше нуля или равно ему, то передается, код части Ь регистра числа 4 в регистр адреса 3 (Оф - в знаковомразряде сумматора);если содержимое сумматора меньше нуля, то передается код части Ц регистра числа 4 в регистр адреса 3(1 -.в знаковом разряде сумматора) .Переключение осуществляется двумяэлементами И 13 блока анализа 8, на один из входов которых поступаетсодержимое сумматора 5, а...
Устройство для обработки информации
Номер патента: 624232
Опубликовано: 15.09.1978
Авторы: Грудников, Микинелова, Хохлов, Черницкий
МПК: G06F 15/00
Метки: информации
...(на чертежах не показано). Ко второй группе относягся операционные блоки 2 - 2, прецк+4назначенные цпя хранени 3" и прие-а слова микрокоманцы со вхоца 6 слова микрокоманцы. Число Р зависит от количества раэ. ряцов в слове микрокоманцы, К третьей группе относятся операционные блоки 2 - 2 ( , прецнаэначенные цпя приек+ кма информации и освецомигепьных сигналов от внешних устройств (на чертежах не показаны), обслуживаемых устройством цпя обработки информации, Чиспо и зависит от числа внешних устройств. Максимальное значение И зависит от величины поля ацреса принимающего регистра (вен 50 гиля) РОперационные блоки 2 -2а 2 1 к+0вхоцяг в минимальную комппектапйю уст ройства цпя обработки информации. Число операционных блоков 2 - 2можетк+к 55...
Процессор цифровой вычислительной системы
Номер патента: 475897
Опубликовано: 05.10.1978
Авторы: Антонов, Егорычева, Жуков-Емельянов, Климов, Королева, Коханов, Левин, Михайлов, Папилина, Пебарт, Попова, Почечуев, Пряхин, Храмцов, Шульгин
МПК: G06F 15/00
Метки: вычислительной, процессор, системы, цифровой
...таб лицы накапливаются (суммируются логически) в зоне С, а если правильно, то неинвертированные диагностические таблицы накапливаются в зоне С,При неустойчивых неисправностях в основном используется только зона С (С - 10как вспомогательная информация по усмотрению оператора), Для устойчивых неисправностей необходимо находить лополнительное пересечение зон С и С. Это делают либо визуально, либо путем вывода содер жимого зоны С на перфокарты и репродукцией на эти перфокарты солержимого зоны С, Пульт оператора чожет содержать переключатель управления выводом этих зон. Для ввода в зону С и Св блоке диагностики предусмотрена специальная схема коррекции канальной программы в зависимости от удачного или неудачного прохожления теста локализации...
Электронная вычислительная машина
Номер патента: 628834
Опубликовано: 15.10.1978
МПК: G06F 15/00
Метки: вычислительная, электронная
...абонентским вводам. Один единственный иэ этих последних двоичных знаков через выходы селективно включенного ключа 18 передается дальше, в результате чего в ходе развертки программы определяется прежде всего учитываемый абонентский ввод.Другая задача, которая может быть решена с помощью избирательного контуРа 20, это определение, по меньшей мере, одного используемого участкапути поля связи телефонной станции,,относящегося к участкам пути, по которым может быть проведен канал связи для очередного вызова и которыееще не заняты. В этом сяучае отдельные двоичные знаки информации, находящиеся в соответствующем регистреоперанда 15, придаются отдельнымучасткам пути группы участков пути,которые, например, находятся в тойже ступени связи поля...
Устройство для обработки данных
Номер патента: 631923
Опубликовано: 05.11.1978
Авторы: Арбитман, Балясный, Миргородский, Москиенко, Челомбитько
МПК: G06F 15/00
Метки: данных
...чертеже представлена структурнаясхема .устройства.Устройство включает в себя блок 1управления, счетчик 2 микрокоманд блок3 памяти, блок 4 хранения микрокоманд,блое 5 хранения данных, блок 6 регистров настройки, блок 7 управляюпцтх регистров, блок 8 цилиндрического контроля, формирователь 9 приоритетов, блок10 сопрюкения с терминалами.Устройство работает следующим образом,631 923 Составитель Н. ПалееваТехред Н, Аидрейчук ктор Л, Неб Редактор И. МЗаказ 6 овс Под писа Совета Министний и открытийРаушская наб.,Тираж 784арственного компо делам изобрете035, Москва, Ж 344/48.ЦНИИПИ Госу1 СССР ПП фПатент, г. Ужгород, ул, Проектная управляющее воздействие блоку 10. Блок7 опрашивает блэк 1 0 н.инициирует блэк 8 При вводе данных блок 1...
Устройство для хранения и преобразования информации
Номер патента: 640300
Опубликовано: 30.12.1978
МПК: G06F 15/00
Метки: информации, преобразования, хранения
...операции над всеми разрядами операндов, хранящихся в регистрах 4 и 5, с записью результата в регистр 3.В режиме записи подается управляющий сигнал на вход 26, При этом на адресные входы 1, 2 ячейки памяти 1 подаются сигналы с выходов 1-го и 2-го разрядов регистра адреса, На вход 10 подается управляющий сигнал, разрешающий запись. При этом код, подаваемый на входы 7 с выхо 5 10 15 20 25 30 35 40 45 дов 6 регистра 3 числа, записывается по адресу, код которого действует на адресных входах ячейки памяти 1 и соответствует коду в регистре 13 адреса.В режиме считывания также подается управляющий сигнал на вход 26, при этом код адреса в ячейках памяти совпадает с кодом регистра 13 адреса, Далее подается управляющий сигнал на вход 11 и...
Адаптивное вычислительное устройство
Номер патента: 640301
Опубликовано: 30.12.1978
Автор: Богатырев
МПК: G06F 15/00
Метки: адаптивное, вычислительное
...которого соединена с первой группой входов третьего блока памяти, первый выход которого соединен с первым входом элемента И, второй вход которого подключен к выходу генератора тактовых импульсов, выход элемента И подключен к тактирующему входу второго кольцевого регистра и через элемент НЕ к управляющему входу первого блока памяти, выходы второго кольцевого регистра подключены ко второй группе входов третьего блока памяти, третьи группы входов первого и третьего блоков памяти соединены со входами элемента ИЛИ - НЕ и первой группой входов блока контроля, вторая группа входов которого соединена с тестовыми выходами многофункциональных модулей, четвертая группа входов первого блока памяти соединена со второй группой выходов третьего...
Микропроцессорное вычислительное устройство
Номер патента: 643879
Опубликовано: 25.01.1979
Авторы: Бондарович, Корниенко, Корчак, Окунев
МПК: G06F 15/00
Метки: вычислительное, микропроцессорное
...микрокоманд, Первая микрокоманде подается на дополнительный блок 2 микропроцессорных модулей и на управлпощие входы блока 5 управления коммутаторами. На управляюший вход основного блока 1 мик ропроцессорных модулей со входа 7 устройства подается холостая команда. При этом происходит передача второго операнда ( Йй )на выход дополнительного блока 2 мйкропроцессорных модулей и далее - иа второй информационный вход оснЬвного коммутатора 3. На выходе бло ка 5 управления коммутаторами появля ется управлвоший сигнал, который раэре шает прохождение второго операнда ( Я 2) через основной коммутатор 3 на информациоийый вход основного блока 1 микропроцессорных модулей. При подаче. следукяией микрокоманды происходит выпол- нение...
Микропроцессор
Номер патента: 646336
Опубликовано: 05.02.1979
Авторы: Калмыков, Кириченко, Кривоносов, Сычев
МПК: G06F 15/00
Метки: микропроцессор
...элементах И 19, 20,При записи И слов в память 9 всчетчике 10 накопится И импульсов,при этом на выходе дешифратора 16появится сигнал, который бпокируетвыдачу сигнапа на выход микропроцессора и запрещает.прохождение информации через элемент И 17,Начиная с этого момента временимикропроцессор готов к выполнениюпрограммы, хранящейся в стэковой памяти 9. При выдаче каждого слова навыходы текущей микрооперации из солдержнмого счетчика 10 вычитается едй-.ница, запрещающий сигнал на выходедешифратора 16 исчезает, что позвопяетпринимать управляющие слова в память9. При появлении на выходе стэковойпамяти 9 управляющего словахарактеризующего прием чисновой информации,на выходе дешифратора 14 вырабатывается сигнал, запрещающий прием информации в...
Цифровое вычислительное устройство
Номер патента: 646337
Опубликовано: 05.02.1979
Авторы: Балашов, Негода, Пузанков
МПК: G06F 15/00
Метки: вычислительное, цифровое
...функции, кроме того на регистр адреса 3 через эпемент50 И 2 со входа устройства 1 передаетсятекущее значение переленной итератив ного процесса, и к содержимому счетчи ка 5 прибавпяется единица. Во втором такте из постоянного запоминающего55 блока считывается следующее значение рекуррентной функции.В режиме счета с проверкой на останов каждый цикл итерации состоит 7 4иэ четырех тактов. В первом такте на регистр адреса 3 через эпемент И 2 со входа устройства 1 и через блок эпемента И 7 из чиспового регистра 6гпередается текущее значение рекуррентной функции, к содержимому счетчика 5 прибавпяется единица и в сумматоре 11 происходит вычисление вбсощотной вепичины разности текущего значениярекуррентной функции, передаваемого через элемент И...
Устройство для обработки данных переменной длины
Номер патента: 648984
Опубликовано: 25.02.1979
Авторы: Гусев, Иванов, Контарев, Кремлев, Кренгель, Поливода, Скворцов, Шагивалеев, Щетинин, Ярмухаметов
МПК: G06F 15/00
Метки: данных, длины, переменной
...Большинство систем команд современных ЭВМуказывают только адреса исходных операндов, определяя адрес записи результата косвенно. Например, в системекоманд ЕС ЭВМ результат долженбыть записан по адресу первого операнда, т.е. занять его место в памятипосле обработки. Поэтому выгодно выравнивать один операнд по другому, например, по первому, чтобы результатоказался автоматически в той позиции,в которой он должен бьггь записан впамять, Как видно из фиг. 2, процессвыравнивания может бьггь осуществленпутем сдвига вправо всех байтов одного операнда до тех пор, пока крайнийправый байт этого операнда не займетпозицию крайнего правого байта другогооперанда при выравнивании по правойгранице или аналогичным процессомсдвига влево при выравнивании...
Цифровая электронная вычислительная машина последовательного действия
Номер патента: 532295
Опубликовано: 28.02.1979
Авторы: Голец, Захаров, Липовецкий, Польский, Проценко, Таякин, Хоменко
МПК: G06F 15/00
Метки: вычислительная, действия, последовательного, цифровая, электронная
...код команды. Формат кода команды представлен на фиг. 5, где КУС - код установки счетчика; КНА - код нового адреса, КАС - код адреса синхронрограммы, Число разрядов КУС определяется числом условий перехода счетчика в следующее состояние. Условия перехода, например безусловный переход по новому адресу, условный переход по сигналу триггера 30 или ожидание и другие определяются конкретной реализацией ЭВМ.Количество разрядов, необходимых для кода нового адреса, определяется разрядностью счетчика адреса команд, т. е. числом различных команд в программе. Число разрядов кода адреса синхропрограммы равно числу используемых разнотиппых микропрограмм. Переход счетчика пз одного состояние в другое осуществляется по сигналу устройства управления...