G06F 15/00 — Цифровые компьютеры вообще

Номер патента: 1817100

Опубликовано: 23.05.1993

Автор: Парфенов

МПК: G06F 15/00, G06K 15/16

Метки: вычислительное, вычислительной, матричной, системы

...ИЛИ и подключены к первым информационным входам арифметико-логических блоков с первого по Р-Й, вторые вы-,ходы блока связи между вь 1 числительными устройствами и шинных формирователей с Т = ТЛЛБ + ТБЭ == 100 нс30 нс = 130 нс. фиг,З. Блок связи может быть вцполнен на 2 М буферных элементах 4, где М - число арифметико-логических блоков 1 или количество выполняемых операций. Буферный элемент 4 реализован на микросхеме 580 ВА 86,Предлагаемое вычислительное устройство (см, фиг.2) работает следующим образом. Каждый из М арифметико-логических блоков 1 запрограммирован путем прожига на выполнение одной операции, например, - вычислений функций: зп, сов, тц и т,дто есть сколько арифметико-логических блоков 1 содержит вычислительное устройство,...

Номер патента: 1817101

Опубликовано: 23.05.1993

Автор: Балакирев

МПК: G06F 15/00, G06F 15/76

Метки: микроэвм

...шифратор памяти, проходит процесс инициализации37 и элемент 38 ИЛИ. Управляющий вход и, достигая выполнения команды разреше5 10 15 20 25 30 35 40 контроллера. шины, входы адреса портов45 ввода подключены к младшим разрядам ши 50 55 ния прерывания, начинает реагировать на прерывание, пришедшее с выхода 31 элемента 38 ИЛИ контроллера 7 прерываний, Сигнал с выхода 24 разрешения прерывания процессора 1 приходит на первый ключ 22, который открывается и замыкает на земляной потенциал входы адреса портов 5 ввода, тем самым устанавливая порт с адре- сомФФФ Н, Сигналы с инверсных выходов триггеров 36 контроллера 7 прерываний поступают на инверсные входы шифратора 37 контроллера 7 прерываний, на выходе 28 которого появляется преобразованный из...

Номер патента: 1827675

Опубликовано: 15.07.1993

Авторы: Байда, Литвиненко, Нестеренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00, G06F 15/16

Метки: блок, вычислительной, матричной, системы

...этот выполняется с помощью двух первого 2 и второго 3 узлов постоянной памяти, Таблицы входов-выходов приведены на фиг.2 и 3, на этих же таблицах приведено какие сигналы (ех или еу 1 и с выходов каких БОИ(относительно . 4 ОИ (.коммутируются на их входы, а также информационные выходы каких БОИ при том или ином сочетании сигналов выбираются с помощью выходных коммутаторов.Рассмотрим пример выполнения коммутации выходов БОИ на примере БОИ (2,4) фиг.4,а БОИ (2.4) является захваченным, так как под ним расположен отказавший БОИ (3,4), не являющийся самым левым отказавшим БОИ строки 3. Следовательно, еу (+1,у= 1. Но БОИ (2.4) является самым левым захваченным БОИ строки 2, следовательно на его вход 32 поступает нуль, т.е. ехф (1, 1-1) = 1....

Номер патента: 1521118

Опубликовано: 30.12.1994

Авторы: Коняев, Коробков, Шаповалов

МПК: G06F 15/00

Метки: ассоциативный, процессор

1. АССОЦИАТИВНЫЙ ПРОЦЕССОР, содержащий блок ввода - вывода, блок управления, первую группу из n блоков управления, где n - число строк ассоциативной памяти, блок сдвига, регистр маски, матрицу триггеров размером n m, где m - длина строки ассоциативной памяти, матрицу элементов сравнения размером n m, первую и вторую матрицы элементов И размером n m каждая, причем j-й выход (где j= 1,...,m) регистра маски подключен к первым входам элементов сравнения j-го столбца матрицы элементов сравнения и к первым входам элементов И j-го столбца первой...

Номер патента: 1819017

Опубликовано: 20.09.1995

Авторы: Анисимов, Болтянский, Зингер, Китайгородский, Комарченко, Матвеев, Машаров, Сарачев, Щекин

МПК: G06F 15/00

Метки: микроэвм

...элементов развязки, узел селектора адреса сборки 168 сигнал "Выбор кристалла памяти" 20,17,Кроме того, сигнал с выхода элемента И 155 проходит через элементы И 154 для формирования сигнала "Ответ устройства" 20.13 и, проходя через элемент И-НЕ 149 и резисторную сборку 168, формируется сигнал "Разрешение памяти" 20,18. Управляющие сигналы 20.(18 - 15) поступают в узел элементов памяти 101 для управления элементами памяти 115 - 130.Сигнал с второго инверсного выхода второго триггера с защелкой 158 подается на.второй вход разрешения второго.дешифратора 134 для формирования сигналов выбор адреса 20,(30 - 27),.Центральный процессор 2 управляет диагностикой устройства ввода-вывода, записью и считыванием статического ОЗУ 4.При этом...

Номер патента: 1825189

Опубликовано: 10.05.1996

Авторы: Александров, Алембаторов, Воскобоев, Гунько, Егоров, Егоршев, Золотухин, Иванков, Ильяшевич, Краснопирка, Кудрявцев, Кузьмин, Марухно, Матвеев, Новиков, Полунин, Соколов, Спельников, Тарасов, Фирсов

МПК: G06F 15/00

Метки: информации, полетной, регистрации, сбора

...известная микГ осхемд 564 ИЕ 14, В кдчестве одновибрдторд 209 переноса года здесь и дялее по тексту н других блоках иссользуется известдя ликросхемд 564 Ас 1, Диоды 165 устанопки лиут, 166 у.тдовки часов, 167 установки дей, 168 установки месяцев служдт для развязки цепей импульсов Т 1 и Т 2 рс проведении установки нрелени (дждс любой кнопки 161, , 164). Тактирукэщие импульсы частоты 1024 Гц с выхода заддющ.го генерагорд 175 илпульсов поступают нд блок 2 синхронизации,Блок 5 вывода информации (фиг. 6) средстдоляот собой известное устройство - Фровой синтезатор речи (ЦСР), Нд вход блока 5 вывода информации поступает КООС от второго блока 8 памяти, Этот сигнал поступает непосредстнено а пероый вход рес истра временного хранения,...

Номер патента: 1389520

Опубликовано: 10.03.1997

Автор: Масленников

МПК: G06F 15/00

Метки: последовательный, процессор

1. Последовательный процессор, содержащий блок управления оперативным запоминающим устройством, блок управления постоянным запоминающим устройством, блок формирования адреса, блок управления внешним запоминающим устройством, счетчик команд, индексный регистр, блок модификации команд, блок приема прерываний, блок формирования констант сдвига, синхрораспределитель, дешифратор кода операции, коммутатор первого операнда, коммутатор второго операнда, блок умножения, регистр множителя, регистр и преобразователь последовательного кода в параллельный, первый управляющий выход процессора подключен к первому входу блока управления оперативным запоминающим устройством, первый выход преобразователя последовательного кода в параллельный подключен к...

Номер патента: 1669303

Опубликовано: 20.10.1999

Авторы: Бугов, Короткина, Курбатов, Пшеничников, Румянцев, Соловьев, Тищенко, Ус, Шафир

МПК: G06F 15/00

Метки: вычислительная, электронная

Электронная вычислительная машина, содержащая блок постоянной памяти, блок оперативной памяти, блок сопряжения, блок межмашинного обмена и центральный процессор, содержащий арифметико-логический блок, блок формирования адреса микрокоманды, блок памяти микрокоманд, блок регистров общего назначения и блок синхронизации, причем адресные входы блока постоянной памяти, блока оперативной памяти соединены через шину адреса с первым информационным входом-выходом блока сопряжения, второй информационный вход-выход которого соединен через шину данных с информационным входом-выходом блока оперативной памяти и информационным выходом блока постоянной памяти, входы-выходы управления записью-чтением блока...

Номер патента: 1424568

Опубликовано: 20.10.1999

Авторы: Бугов, Власова, Емельянова, Короткина, Курбатов, Назимок, Соловьев, Тищенко

МПК: G06F 15/00

Метки: вычислительная, электронная

Электронная вычислительная машина, содержащая арифметико-логический блок, блок управления данными, блок памяти, блок управления программой, блок управления микропрограммой, информационные выходы которых подключены соответственно к первым пяти входам первого блока элементов ИЛИ, информационные входы соединены с выходами первого блока элементов ИЛИ, выход кодов микрокоманд блока управления микропрограммой соединен с входами микрокоманд арифметико-логического блока, блока управления данными, блока памяти и блока управления программой, выходы элементов программ арифметико-логического блока, блока управления данными, блока управления программой подключены соответственно к первому, второму и...

Номер патента: 1403862

Опубликовано: 20.04.2000

Авторы: Борисенков, Комарченко, Лопатин, Матвеев, Плотников, Щекин

МПК: G06F 15/00

Метки: динамического, запоминающим, микроэвм, типа, устройством

МикроЭВМ с запоминающим устройством динамического типа, содержащая процессор, устройство сопряжения, устройство управления синхронизацией и оперативное запоминающее устройство, причем устройство управления синхронизацией содержит JK-триггер, два мультиплексора и три элемента И-НЕ, выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, стробирующий вход первого и с первого по третий разряды первого информационного входа второго мультиплексоров подключены к шине нулевого потенциала микроЭВМ, вход установки в "0", синхровход и K-вход JK-триггера соединены соответственно с выходом установки ответа ошибки, выходом внутренней фазы и выходом счетного режима устройства...

Номер патента: 1618169

Опубликовано: 20.12.2005

Авторы: Бородин, Гусева, Кенин, Пьянков

МПК: G06F 15/00, G06F 9/22

Метки: микропрограммный, процессор

1. Микропрограммный процессор, содержащий операционный блок, блок микропрограммного управления, блок синхронизации, мультиплексор условий, коммутатор адреса, первый, второй и третий регистры, регистр команды, регистр данных, регистр адреса памяти, блок ключей с тристабильным выходом, причем вход сброса микропрограммного процессора соединен с входом сброса блока микропрограммного управления и входом сброса блока синхронизации, вход прерывания микропрограммного процессора соединен с входом вектора прерывания блока микропрограммного управления, вход синхронизации микропрограммного процессора соединен с входом синхронизации блока синхронизации, группа входов управления обменом с памятью...

Номер патента: 1840538

Опубликовано: 27.05.2007

Автор: Парфенов

МПК: G06F 15/00

Метки: информации

1. Устройство для обработки информации, содержащее блок постоянной памяти, синхронизатор и блок анализа данных, вход которого соединен двухсторонними информационными связями с блоком оперативной памяти и блоком ввода-вывода, первый выход которого подключен к управляющему входу блока анализа данных, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит счетчик алгоритмов, счетный вход которого соединен с выходом синхронизатора, установочный вход - с первым выходом блока ввода-вывода, а выход подключен к адресному входу блока постоянной памяти, первый выход которого соединен с управляющим входом блока анализа данных и входом записи-чтения блока оперативной памяти, а второй выход подключен к адресным входам блока...

Номер патента: 1840561

Опубликовано: 27.08.2007

Авторы: Корнев, Логинов, Михайлова, Тимофеев

МПК: G06F 15/00

Устройство для контроля по авторскому свидетельству №1840542, отличающееся тем, что, с целью повышения достоверности контроля, в него дополнительно введен элемент НЕ, подключенный входом к выходу второго элемента И, а выходом - к управляющему входу реверсивного счетчика.

Номер патента: 1840568

Опубликовано: 27.08.2007

Авторы: Бай-Балаев, Высоцкий, Захарцев, Корнев, Леванин, Логинов, Поливанов, Тимофеев, Хитрук

МПК: G06F 15/00

Устройство для контроля, содержащее датчики, выходы которых соединены с входами коммутатора, вход которого соединен с первым выходом блока управления, второй и третий выходы которого соединены с входами индикатора и памяти, через которую выход блока сравнения соединен с входом индикатора блока задания уставок, выход которого соединен с входом блока сравнения, отличающееся тем, что, с целью повышения достоверности, в него введены генератор частоты, генератор опорных фаз, синусно-косинусный преобразователь, сумматор, узел извлечения корня, триггер, счетчик, вычитатель, элемент И, причем выход коммутатора через соединенные последовательно триггер, элемент И, счетчик, вычитатель, синусно-косинусный преобразователь, сумматор и узел...