G06F 15/00 — Цифровые компьютеры вообще

Номер патента: 742942

Опубликовано: 25.06.1980

Авторы: Александрова, Королев, Лангбург, Осипов, Федоров

МПК: G06F 15/00

Метки: информации

...понимается произвольное количество (от одногодо К) значимых байтов одного полусловава, прижатых к правой границе полуслоВ шину б выбирается группа байтов,поступающая на исполнительные блокипроцессора, в оперативные запоминающие устройства или на буфер 9. В ши ну 8 выбирается группа байтов, поступающая в регистры 1 или память З,слово, поступающее в оперативные запоминакнцие устройства, причем группа(полуслово) регистров 1, выбираетсяв правое полуслоно слова шины 8. Шина 13 поступаетна все полуслова 2.Если шины 11 и 12 содержат один байт,то он коммутируется во все байты шины 13. Шина 17 поступает на все слова 4, причем долуслово шины 13 поступает на правое и на левое полуслово слова шины 17. Блок 26 управлениян зависимости от...

Номер патента: 744585

Опубликовано: 30.06.1980

Авторы: Бабаян, Каре, Сахин, Хачатуров

МПК: G06F 15/00

Метки: адресной, информации

...В дескрипторе указывается начальный адрес массива в оперативной памяти, количество и формат элементоц и некоторая служебная информация,В начале работы по входам 14 и 15 черезвходные регистры 2 и 3 заполняются регистрыблока 4 информацией о начальных и предельных значениях переменных цикла. Количествопеременных цикла для трехмерного массивадолжно быть не менее трех, При каждом прохождении программного цикла в этом блокепроизводится модификация начальных значенийпеременных цикла на +, превращающихся темсамым в текущие значения, сравнение текущихзначений с их предельными значениями и выработка условия конца цикла. По входу 16в устройство затем поступает адрес паспортамассива на регистр 1, Далее этот адрес в блоке 5...

Номер патента: 744586

Опубликовано: 30.06.1980

Авторы: Демидов, Левтеев, Маршев, Серов, Шакина

МПК: G06F 15/00

Метки: информации, сбора

...1 ж) уровней сиГ- налов калибровки ( Пм и Ума на Фиг,1 а) схемой 30 выделения признаков сигналов калибровки. Синхронизация приема информации схемами 34 с регистра 42 цифрового преобразователя кода 4 производится по сигналам с выхода дешифратора 43. При появлении сигнала на выходе О дешифратора 43 он по цепи 49 подается на синхронизирующий вход С схемы 34 поразрядного уравновешивания и на нее заносится информация по цепям 46-48 с выходов регистра 42; при появлении сигнала на выходе ф 1 ф дешифратора 43 информация с выходов регистра 42 заносится по тем же цепям 46-48 в схему 34 поразрядного УРавновешивания схемы 36 выделения конца участка и т.д. После приема информации с регистра последней схемой 40 выделения низкочастотного параметра...

Номер патента: 744587

Опубликовано: 30.06.1980

Авторы: Аноприенко, Калашник, Сирота, Харитонов

МПК: G06F 15/00

Метки: микропрограммный, процессор

...бт величины выбранной командной информации и формата текущей команды в блоке бформирования остатка устанавливается код, который определяетщ величину остатка.После выполнения текущей .команды и выхода на очередную, блок1 микропрограммного управления анализирует состояние, блока б формиу рования остатка, и если остаток ест60 то очередная команда или начало еечитается из блока 5 местной памяти ичерез регистр 3 коммутации помещается в регистр 4 команд,Если в остатке часть команды илиостаток нулевой, то происходит чтение командной информации иэ опера-тивной памятиАдрес командной информации хра-.нится в фиксированной ячейке блока 5местной памяти. При чтении командной информации адрес читается изблока 5 местной памяти и через регистр 3...

Номер патента: 746531

Опубликовано: 05.07.1980

Автор: Петрухин

МПК: G06F 15/00

Метки: логический, процессор

...мультиплексоры 7 на функции связи разрядов дополнительных регистрови одновременно подключают выходы определенных регистров 6 к информвционЗОным входам блока памяти через мультиплексоры 4 для записи информации издополнительных регистров в блок памятипри поканвльных прерываниях. Запись обрабатываемой информации осуществляет 35ся в регистры 6 через первый дополнительный регистр 6, выходы которого являются выходами устройства, Таким образом, дополнительные регистры образуют общий регистр сдвига, выходные разря 40ды которого могут быть соединены непосредственно или между каждым из нихможет быть включено от одного дою разрядов через мультиплексоры 7 , Чтение информации при прерываниях осущест 45вляются из разрядов +,...

Номер патента: 746532

Опубликовано: 05.07.1980

Авторы: Балашов, Кузьмин, Куприянов, Пузанков

МПК: G06F 15/00

Метки: микропроцессор

...хранимойна конвейерйом рйгйстре 9, либо непосредственно йоманпы, хранимой на реги 2стре 13, в также формирование адреса ,подвчей группы разрядов микрокомавды, с выходов блока 8 микропрограммной памяти нв входы управления адресом БМУ 7, При возникновении заднего фронта сивхросигнала очередная микрокомвнда по сформированному в БМУ 7 адресу считывается из блока 8 микропрограммной памяти на конвейерный регистр 9, При возникновении положительного фрон та сивхросигнала цикл работы устройства повторяешься. Если нв елемент 14 НЕ подается 1, то закрывается регистр 12, а отрывается регистр 13, что обеспечивает реализацию в цещрвльном блоке 1 микройоманды, определяемой йодом комв- ды, хранимой на регистре 13, в противном случае на выходы кода...

Номер патента: 748433

Опубликовано: 15.07.1980

Авторы: Абражевич, Витер, Овсянников, Шевченко

МПК: G06F 15/00

Метки: данных

...всю необходимую информацию для передачи данных: код выполняемой команды, адрес данных, счетчик количества передаваемых байтов и специальные флажки.Ряд управляющих слов канала составляют канальную программу, которая первоначально хранится в блоке 4 памяти. Первое управляющее слово канала извлекается из блока 4 памяти по специальной инструкции процессора 1 (2), которая задает адрес устройства б (7) ввода-вывода, адрес канала 16 (17, 18) и внешнего устройства (последние на чертеже не показаны). Инструкция процессора поступает в устройство 6 (7) ввода-вывода через шины 19 (20) процессора, блок 13 связи с процессором. Получив инструкцию, устройства ввода-вывода освобождают процессор 1 (2) для вйполнения дальнейших инструкций и...

Номер патента: 752341

Опубликовано: 30.07.1980

Авторы: Запольский, Самарский, Шкляр, Яцевич

МПК: G06F 15/00

Метки: микропрограммный, процессор

...грамму. В команде ВМ имеется поле кода операции, поле начального адреса подпрограммы в основной оперативной памяти 1 и поле длины подпрограммы.Команда ВМ, как и все другие команды, выполняется микропрограммно под управлением блока 2.обработки данных.Команда ВМ считывает из основной оперативной памяти 1 идентификатор загружаемой микропрограммы и сравнивает с идентификаторами микропрограмм, размещенных в зонах дополнительной управляющей памяти 4, В случае совпадения идентиФикатора загружаемой микропрограммы с одним из идентификаторов зон дополнительной управляацей памяти 4 загрузка этой,. микропрограммы не производится, а управление непосредственно передается микропрограмме в дополнительной управляющей памяти 4. При несовпадении...

Номер патента: 765809

Опубликовано: 23.09.1980

Авторы: Барбаш, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...микрокоманд 12 и осуществляется либо прием информации из региСтра 26, либо установка регистра адреса 10 в нуль соответственно, Для возбуждения сигналов на выходах 18 и 19 операционного блока 17 используются Фиксированные значения кодов ветвления. Контроль микропрограммы осущест-вляется следующим образом, В начале линеной микроподпрограммы в счетчик 40 записан код числа микрокоманд в последовательности, который затем уменьшается на единицу с каждой следующей микрокомандой. В предпоследней микрокоманде последовательности в счетчике 40 записана единица, Если следующей выполняется микрокоманда ветвления, что подтверждается единицей в разряде 16 регистра микрокоманд 12, то сигнал сбоя отсутствует. При любом другом порядке появления...

Номер патента: 772501

Опубликовано: 15.10.1980

Автор: Геран

МПК: G06F 15/00

Метки: компьютер, управляющий

...можно определить,что блок находится в нормальном рабочем состоянии, что па 772501ЬЕГЭ 1 1,1. 11 .: сРу жс- с,1 КО О Н К 01КоЛИт Ч"се ГтЕЕЭЕЛЕЦНЬЕ ОбНОВЛстсТСЯссО бос ИсЫ 5 ЫВаЕТС 1СЕЕЕК ГООсосГО 11111 я 1 3 связывает состоя е 1 иерегистра кодовх сОстОЯний 10 Вь;3 -ванного блока с памятью состояний24 в процессоре 1. Память состояний,открывающая или запрещаощая элементИ 27, определяет благодаря существующему состоянию блока и управляющему числу, может ли номер адреса быть передан к дешифратору 5 вызванного блока управления. Во вспомогательном регистре 18 процессорауказывается управляющий номер, который заключает в себе номер вызванного блока. Регистр 26 связан черезэлемент И 27 с селектором адреса 12, выходы которого соединены с...

Номер патента: 773624

Опубликовано: 23.10.1980

Авторы: Елисеев, Жаворонков, Кондратьев, Петушков

МПК: G06F 15/00

Метки: ветвлением, динамическим, микропрограммным, процессор, управлением

...сформированных блоком 14 обработки статических признаков и блоком 15 обработки динамических признаков.В начале каждого рабочего такта на первый адресный вход каждого из и блоков 2 управляющей памяти 1 поступают старшие адресные раэрядыо управляющей памяти 1, сформированные блоком 3 Формирования старшего адреса. Таким образом выполняется одновременное считывание группы из и микрокоманд иэ и блоков 2 управляющей памяти 1.Для Формирования старшего адреса, блок 3 Формирования старшего адреса использует данные адресного поля текущей микрокоманды, заносимые во вторую группу 8 разрядов регистра б микрокоманд, а также используются данные из других источников (например с пульта управления, Фиксированный адрес прерываний и пр.). Параллельно с...

Номер патента: 783795

Опубликовано: 30.11.1980

Авторы: Журавлев, Зайцев, Лаврешин, Середкин, Тиханович, Цакоев, Чернов

МПК: G06F 15/00

Метки: процессор

...межрегистровой магистрали. Одновременно сигналсбоя с выхода элемента И 8 поступает в блок б прерываний, далее в блок5 микропрограммного управления ипроцессор переключателя на микропрограмму обработки сбоя.Иикропрограмма обработки сбоя начинается с диагностирования харатера ошибки Исбой или отказ), для этоо используется микропрограмма, организующая повторное выполнение команды Иили группы команд),В случае сбоя при повторном выполнении команды Иили группы омацдпроцессор переключается на тжропрограмму диагностирования и локализации неисправности, алгоритм которыйпредставлен ца Фиг.З. Эта микропрограмма включает следующие действия",диагностирование межрегистровоймагистрали на отсутствие короткогозамьиания информационньж разрядовна 0 или...

Номер патента: 798853

Опубликовано: 23.01.1981

Авторы: Гарин, Елисеев, Кондратьев

МПК: G06F 15/00

Метки: процессор, реконфигурацией

...вто- рой 29 и третий 30 элементы ИЛИ, триггер 31 управления, синхровход 32 устройства.Процессор с реконфигурацией работает следующим образом, 20По каждому синхроимпульсу на синхровходе 32 блок 22 формирования синхроимпульсов формирует один из трех синхроимпульсов.(Блок 22 Форми" рования синхроимпульсов может быть 5 реализован с использованием, например, трехраэрядного сдвигового регистра). Каждый иэ трех выходов блока 22 Формирования синхроимпульсов соответствует одному иэ вырабатываемых им синхроимпульсов, Третий выход блока 22 формирования синхроимпульсов через пятый 26 и шестой 27 элементы И, управляемые, соответственно,нулевым и единичным выходами триггера 31 управления, циклически заведен,соответственно, на второй и третий...

Номер патента: 809187

Опубликовано: 28.02.1981

Авторы: Балабанов, Криворучко

МПК: G06F 15/00

Метки: измерительная, цифровая

...диапазону измерения, выход аналого-цифрового преобразователя 5 связан со входами блоков 6, а выходы блоков 6 подключены к регистрирующему устройству 7.Аналоговые сигналы с измерительных преобразователей 1 через коммутатор 2 поступают в измерительный блок 3. Режим работы измерительного блока 3 соответствует положению переключателя 4, Б измеригельном блоке 3 происходит измерение сигнала измерительной информации, Аналоговый сигнал с измерительного блока 3 поступает на вход аналого-цифрового преобразователя 5. С выхода аналого-цифрового преобразователя 5 сигнал в дискретном цифровом виде (двоичный код отсчета) поступает на вход блока 6, который соответствует положению переключателя 4. В дешифраторе адреса блока 6 двоичный код...

Номер патента: 809189

Опубликовано: 28.02.1981

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 15/00

Метки: операционное, процессора

...этого кода с выхода селектора 3 первого операндана первый вход блока 6 формирования микроприказов регистров. На втором управляющем входе 8 вырабатывается код, обеспечивающий подачу содержимого 1-го регистра 26 через селектор 4 второго операнда на вход второго операнда арифметнко-логического блока 1 и подачу знакового разряда этого кода на второй вход блока 6 формирования микроприказов регистров. На третий,.четвертый и пятый входы 10 - 12 устройства подаются сигналы, поэтому для суммирования в а риф мети ко-логическом блоке 1 подается первый операнд (содержимое регистра 26;) прямым кодом, а вместо второго операнда (содержимое регистра 26) подаются единицы во всех разрядах, На седьмом управляющем входе 9 вырабатывается код,...

Номер патента: 809190

Опубликовано: 28.02.1981

Авторы: Балашов, Нестерук, Потапов

МПК: G06F 15/00

Метки: информации

...взаимодействия произойдет очищение ячеек памяти от информационного содержания (в М-й ОР будет записано единичное слово) и вывод ЦМД разрядов М-го слова,. И 1Ов каналы о - 2, приводящии к сдвигу резидентных доменов компрессоров из ДЛ,5 20 25 30 35 40 45 номера которых не превосходят М, и последующему вводу М-го слова в сумматорчерез два такта с момента поступления слована входы компрессоров. Дополнительныйаннигилятор Х 1 ЦМД необходим для уничтожения ЦМД единичного слова, которыепоявляются на выходах компрессоров в момент опроса ячеек памяти М-го ОР. Возникающий при этом разрыв в цепях резидентных компрессоров устраняется повторным вводом на их входы доменов единичногослова от генераторов 1 Х ЦМД.Процесс суммирования заключается...

Номер патента: 828195

Опубликовано: 07.05.1981

Авторы: Жильцов, Козырев

МПК: G06F 15/00

Метки: инфор-мации, преобразователей, цифровое, частотных

...цикла измерения сигналы с выхода 6 устанавливают счетчик 3 и делитель 8 в состояния Уди пдсоответственно, Масштабирование осуществляется путем изменения масштабного коэффициента Кделителя 8. Так как в делителе было записано число ито после поступления на его ВхОд К - и - пцпп импульсоВ (Где и - полная емкость делителя 8) он переполнится и через формирователь 4 закроет селектор 12.Следовательно, селектор 2 будет пропускать информационные импульсы частотой на вход счетчика 3 в течение времени 1 и=Км/. Изменением с помощью управляемого шифратора 12 начального числа пд (или К,) осуществляется масштабирование характеристики преобразователя. Масштабный коэффициент может изменяться с дискретностью 1 в диапазоне 1(К,(п. Аналогично...

Номер патента: 849219

Опубликовано: 23.07.1981

Автор: Антимиров

МПК: G06F 15/00

Метки: данных

...в которыхзакодировано управление тестовой.операцией проверки системы.Результат тестовой операции посылается 65 каждым устройством 1 через соответствующую магистраль на первый и второй узлы сравнения блока анализа, на вторых входах которых конструктивно, например подключением к шинам источника питания каждого разряда, задан эталонный код. Сигнал со счетчика 13 сбрасывает триггер 17 и разрешает запуск триггеров 15 или 16 через элемент И-НЕ, Триггеры 16 и 15 фиксируют неисправности соответственно первой и второй группы блоков 1- 3. Группа элементов 14 И-НЕ реализует следующие Функции запуска первого и второго триггеров: Н, = СС 1лсч СС 2 Н=ССл СЧЬССх где Ни И- сигналы запуска первого и второготриггеров, соответственно; СС, иСС - сигналы...

Номер патента: 849220

Опубликовано: 23.07.1981

Авторы: Безыменко, Глушкова, Першин, Шестеркин

МПК: G06F 15/00

Метки: обработкиинформации, цифровое

...его в режим сложения. Импульсы поступают на счетный вход реверсивного счетчика 3, в котором осуществляется набор информации за время 1 л в соответствии с алгорит.момИ .= К = - " й - (Е - -) ,.(3)ьььл л Ььх. й л 3 и С приходом следующего импульса переноса со счетчика 1 начинается второй режим работы устройства.Импульс переноса через элемент 18 И поступает на второй вход сдви гового регистра б и сдвигается тактовой частотой. Сдвиговый регистр б последовательно выдает следующие команды, С первого выхода регистра б импульс поступает на вход регистра 8 и осуществляет запись в него кода, набранного в реверсивном счетчике импульсов в первом режиме.Код поступает на выход устройства. Импульсом с второго выхода регистра б осуществляется...

Номер патента: 849228

Опубликовано: 23.07.1981

Авторы: Дюкова, Кузин, Кухарев, Новак, Сазонов

МПК: G06F 15/00, G06F 17/16

Метки: векторный, процессор

...вычислить аппаратурнымспособом, используя численный методцифра за цифрой". В основу этогометода положен итерационный вычислительный процесс с фиксированным количеством итераций и, которые производятся над вектором, заданнымкоординатами х,у . Вектор вращается в декартовой системе координатна заранее предрассчитанную последовательность углов, которые определяются выражением .,и - количество разрядов в числе.Эти константы хранятся в блоке 3постоянной памяти. При вычислении функции агся 1 п Е/х первоначальный вектор располагают по оси абсцисс и вращают его в таком направлении,что У стремится к 2.При вычислении функции агссоя. 2/х первоначальный вектор располагают по оси ординат и вращают его в таком направлении, что Х стремится к Е,С...

Номер патента: 860077

Опубликовано: 30.08.1981

Авторы: Барабанов, Карпман, Самофалова, Якуба, Ярошук

МПК: G06F 15/00

Метки: микропрограммируемой, процессор, эвм

...вход ивторой выход данных блока сопряжениясоеДинены с шиной данных, а первыеуправляющие входы регистра адресамикрокоманды, блока адресации арифметическо-логического блока, регистров левого и правого операнда, блоканастройки, регистров общего назначения, блока сдвига, блока адреса поляданных, блока типа и длины поля данных, блоков буферной памяти, блокамодификации, блока установки перено- .са, блока установки типа и длины поля данных, блока пропуска микрокоманды, блока сопряжения, а также управляющий выход регистра мнкрокоман- фОды соединены с шиной управления,введено устройство стековой памяти,первый вход данных которого соединенсо вторым выходом данных блока сдвига, третий вход данных - с первым55выходом данных блока настройки,...

Номер патента: 868765

Опубликовано: 30.09.1981

Авторы: Власова, Карцев, Кислинский

МПК: G06F 15/00

Метки: информации

...признаков арифметико-логических операций можетбыть выполнен различным образом. В частности, для формирования обобщенных признаковтипа "все признаки результатов операций равны единице", "хотя бы один признак равенединице" блок 5 содержит элементы 16 группы, элемент 17, элемеггты ИЛ 18 группы,элемент ИЛ 19, элементы НЕ первой 20 ивторой 21 группы.Устройство работает следующим образом,АЛБ 1 за один. такт работы выполняет заданную операцию над некоторым фиксированным количеством разрядов обрабатываемого поля, представляющего собой массив операндови хранящегося, например, во внутренней памяти АЛБ. Эти разряды в зависимости от длиныоперандов, задаваемой регистром 6, могут представлять собой либо несколько операндов массива; либо...

Номер патента: 868766

Опубликовано: 30.09.1981

Авторы: Елисеев, Крупин, Ленкова, Петушков

МПК: G06F 15/00

Метки: микропрограммный, процессор

...операции.На выходах 16 шифратора 17 вырабатывается набор сигналов, управляющихработой селекторов 8. Если на управляющий вход какого-либо селектора 8с соответствующего выхода 16 шифратора 17 подан уровень логическогонуля, на управляющий вход соответствующего арифметического блока 1 передается код с выхода операционнойгруппы 12 разрядов регистра 11 микрокоманды. При логической единице науправляющем входе селектора 8 науправляющий вход соответствующегоарифметического блока 1 передаетсякод с соответствующего выхода 18формирователя 19 кодов, В зависимости от выполняемой специальной операции на выходах 16 шифратора 17 формируется та или иная совокупностьуправляющих сигналов, а на выходах18 формирователя 19 кодов - совокупность кодов,...

Номер патента: 879593

Опубликовано: 07.11.1981

Авторы: Кафтанников, Никитин

МПК: G06F 15/00

Метки: ассоциативный, процессорный, элемент

...при совпадении содержимогоодной группы с кодом опроса и несовпадении содержимого другой группы,Целью изобретения является повышение быстродействия ассоциативногопроцессорного элемента при выполнении операции выборки по содержанию.Поставленная цель достигается тем,что в ассоциативный процессорный элемент, содержащий две группы ячеек ассоциативной памяти, информационныевходы которых являются информационными входами устройства, выходы сравнения ячеек ассоциативной памяти каждой группы объединены и подключенысоответственно к первому и второмувходам сумматора по модулю два, первые и вторые управляющие входы ячеек ассоциативной памяти групп соответственно объединены и являются соответственно входами элемента разрешение считывания и...

Номер патента: 881757

Опубликовано: 15.11.1981

Авторы: Кафтанников, Никитин

МПК: G06F 15/00

Метки: процессорный, элемент

...второй входы каждой ячейки ассоциативной памяти подключены соотнетстненно к входам опроса и записи элемента, первые выходы ячеек ассоциативной памяти первой и второй групп подключены к первому выходу элемента, введены элемент ИЛИ бО и одноразрядные полусумматоры, причем первый и второй входы К-го одноразрядного полусумматора подключены соответственно к вторым выходам К-Х ячеек ассоциативной памяти первой и вто рой групп, выходы суммы К-го одноразрядного полусумматора соединен с входом записи К-й ячейки ассоциативной памяти первой группы, а выход переноса соединен с входом записи(К+1)-й ячейки ассоциативной памяти второй группы, третьи выходы ячеек ассоциативной памяти второй группы соединенысоответственно с входами элемента ИЛИ;выход...

Номер патента: 890400

Опубликовано: 15.12.1981

Авторы: Алексеев, Бестань, Конорев, Нестеренко, Новиков, Супрун, Щербаченко

МПК: G06F 15/00

Метки: процессор, центральный

...вход которого является тактовым входом блока,выходы шестого, второго и третьего элементов И соединены соответственно с последовательными входами второго и третьего сдвиговых регистров и триггера, выходы второго, третьего, четвертого и пятого элементов ИЛИ являются соответственно первым, вторым, третьим и четвертым выходами блока, выход первого элемента И является пятым выходом блока, первый выход первого сдвигового регистра является шестым выходом блока, выход шестого элемента ИЛИ является седьмым выходом блока, второй выход первого сдвигового регистра соединен с первыми выходами первого сдвигового регистра соединен с первыми выходами второго и шестого элементов ИЛИ, первый выход второго сдвигового регистра соединен с первым выходом...

Номер патента: 894714

Опубликовано: 30.12.1981

Авторы: Баскаков, Гладштейн, Комаров

МПК: G06F 15/00

Метки: микропроцессорный, модуль

...в триггеры 1 и 2, авторой установлен на входных шинах5 и.б данных. На выходах мультиплексоров 16 и 18 формируются соответственно нулевой и первый разрядыкода результата операции. При этом,1-ый разряд результата (нулевой илипервый) есть переключательная функция четырех аргументов: сигнала на1-той выходной шине данных (первой7 или второй 8); сигнала на 1-той"входной шине данных (первой 5 иливторой б), сигнала переноса, поступающего по входной шине 9 переносаили непосредственна с выхода мультиплексора 15 и сигнала обратной связи,поступающего непосредственно с первойвыходной шины 8 данных или по входной шине 12 обратной связи, Вид этойфункции определяется двоичным кодом,подаваемым по шинам группы шин 4управления,Одновременно на выходах...

Номер патента: 894715

Опубликовано: 30.12.1981

Авторы: Меркулов, Покровский, Садовникова

МПК: G06F 15/00

Метки: микропроцессор

...вторым итретьим счетными входами блока, первый вход шестого элемента И соединен со счетным входом третьего запоминающего элемента, выход которогосоединен со вторым входом шестогоэлемента И, выход которого соединенсо счетным входом четвертого запоминающего элемента, первый вход седьмого элемента И соединен с выходомтретьего запоминающего элемента ипервым входом восьмого элемента И,второй вход седьмого элемента Исоединен с шестым входом блока исо вторым входом восьмого элементаИ, выход седьмого элемента И соединен с первым и вторым адреснымивыходами блока, выход восьмого элемента И соединен с третьим адреснымвыходом блока, первый вход девятогоэлемента И соединен с адресным входом блока, а второй вход - с седьмым входом блока, выход...

Номер патента: 896629

Опубликовано: 07.01.1982

Авторы: Барбаш, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...со считываниеминформации.иэ блока 12 памяти микропрограмм. После считывания микрокоманды ветвления код операциисо 25входа 1 через открытый высоким потенциалом поля 17 блок 19 элементов Ии блок 20 элементов ИЛИ поступает навход шифратора 37 блока 24 анализа.В шифраторе 37 код р модифицируется кодом значений проверяемыхлогических условий Х;, который записан в регистре 21, Контрольный признак Ь ( требуемого числа микрокоманди реализованного участка й;микропрограммы 7 с выхода шифратора 37поступает на первый вход блока 38 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Па второйвход подается код Фактического числавыполнения микрокоманд Ф , записанный в счетчике 22. Если Ь = 1, сигнал на выходе блока 38 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ равен нулю. В противном случае на...

Номер патента: 938284

Опубликовано: 23.06.1982

Авторы: Карцев, Лещинский, Лушпин, Миллер, Пахунов

МПК: G06F 15/00

Метки: запятой, плавающей, побитовой, представленных, форме, чисел

...соединены с первым и вторым информационными входами четвертого коммутатора соответственно, выход которого соединен с входом седьмого регистра сдвига, выход которого соединен с вторым информацион ным входом второго арифметико-логического блока.Первый арифметико-логический блок содержит элемент И, сумматор, два триггера, элемент НЕ и коммутатор, выход которого соединен с выходом блока,.первый информационный вход коммутатора соединен с входом элемент та НЕ и инбормааионным выходом сумматора, выход переноса которого соединен с входом переноса сумматора, первый информационный вход которого соединен с первым информационным входом блока, второй информационный и управляющий входы блока соединены с первым и вторым входами элемента И...