G06F 15/00 — Цифровые компьютеры вообще

Номер патента: 943734

Опубликовано: 15.07.1982

Авторы: Белицкий, Городецкий, Дряпак, Евзович, Кургаев, Палагин

МПК: G06F 15/00

Метки: микропроцессор

...чтениеиэ внешней памяти и интерпретацию команды. 25Микрокоманда на регистре 7 состоитиэ опереционной н адресной частей. Операционная часть представляет собой совокупность независимо закодированных полей основанных и.дополнительных микро- З 0приказов, первые из которых декодируются дешифраторами 8 и 21.Дешифратордополнительных микроприказов на чертеже не показан. Дополнительные микроприказы в микрокомандах, реализующихосновные команды процессора, не вырабатываются, Адресная часть (поле) содержит код адреса следующей микрокоманды или базовый адрес группы следующих мнкрокоманд,В соответствии с основными микроприкаэами читается из внешней памяти и записывается в регистр 1 код команды,Микроприказы условий с выходов элементов ИЛИ 17...

Номер патента: 943735

Опубликовано: 15.07.1982

Авторы: Алексеевский, Дряпак, Кургаев, Малиновский, Палагин, Цветов

МПК: G06F 15/00

Метки: микропроцессор

...команды, содержащей базовый адрес внутренних микрокоманд, код основных микроприказов, расшифровываемых дешифраторами.9 или 11 и дополнительный микроприказ. В соответствии с основными микроприказами выполняется цтение внешней микрокоманды из внеш- ней памяти по адресу, указанному в регистрах 12 и 13 и запись ее в регистр 14. Дополнительнь 1 й микроприказ увеличивает содержимое регистра 13, например, на "единицу" младшего разряда и открывает элемент И 24. Адрес следующей внутренней микрокоманды формируется из кода адреса, содержащегося в текущей внутренней микрокоманде, и кода внешней микрокоманды, поступающих с регистра 7 и регистра 14 и записывается в регистр 5. В соответствии с кодом регистра 5 из памяти 6 выбирается и принимается...

Номер патента: 947867

Опубликовано: 30.07.1982

Авторы: Диденко, Пшисуха, Солодовников, Топорков, Усенко, Чернец

МПК: G06F 15/00

Метки: информации, микропроцессорного

...привыполнении операции чтения осуществляет прием информации, предварительно занесенной в буферный регистрконтроллера 3,Режим органиэации прерывания микропроцессора. )5Внешнее устройство, требующеепрерывания текущей программы, устанавливает на одной иэ линий ЗПР интерфейсной магистрали 9 сигнал запроса прерывания, Количество линийЗПР соответствует количеству уровнейпрерывания микропроцессора. Обычноколичество уровней прерывания длямикропроцессоров равно 8. Каждомууровню прерывания присвоен соответствукший приоритет.Блок 2 анализирует наличие налиниях сигналов запроса прерывания,Если в данный момент микропроцессорне обслуживает прерывание с болеевысоким приоритетом, чем текущийзапрос прерывания, то блок 2 формирует код вектора...

Номер патента: 947868

Опубликовано: 30.07.1982

Авторы: Бурова, Горбачев, Диденко, Игнатьев, Кочкин, Малышко, Мясников, Торгашев, Харитонова

МПК: G06F 15/00

Метки: микропрограммный, процессор

...сигнал поступает на второй входприоритетного шифратора 9, разрешаявыдачу управляющего сигнала на еговторой выход, Первый коммутатор 7обеспечивает выдачу синхронизирующихтактовых импульсов либо на четвертый вход блока 4 со своего первоговыхода в основном режиме, либо навторые входы третьего и четвертогорегистров со своего второго выходав режиме прерывания. Тактовые синхроимпульсы поступают на вход первогокоммутатора, также как и на синхронизирующие входы других элементовпроцессора с выхода генератора синхросигналов не показан) . Состояниетриггера 8 определяет режим работыпроцессора,Управлякщий сигнал поступаетлибо с первого выхода триггера 8 на,первый вход первого коммутатора 7,на второй вход дешифратора 6 микро"команд и пятый вход блока...

Номер патента: 955078

Опубликовано: 30.08.1982

Авторы: Бакши, Жуковская, Клдиашвили, Попова, Тодуа, Хачатуров, Шабурова, Шемягин

МПК: G06F 15/00

Метки: ассоциативный, параллельный, процессор

...входы элементов И групп 2.18 и 2.19 подключены к первому выходу 1.1 блока 1. Выходы элементов И группы 2,18 и вторые входы элементов И группы 2.19 соединены соответственно со входами 2.12 и выходами 2.15 коммутатора 2.4 данного элемента 2, а выходы элементов И группы 2.19 и вторые входы элементов И группы 2.18 подключены соответственно ко вторым входам 11 и вторым выходам 12 устройств 3.Блок 1 содержит (фиг. 1) регистр 13 микрокоманд, генератор 14 синхросигналов, накопитель 15 микропрограмм, накопитель 16 номеров микропрограмм, линию 17 задержки, регистр 18 номеров микрокоманд и дешифратор 19. Выходы регистра 13 соединены с первым . и вторым 8 выходами блока 1. Входы регистра 13 подключены к первым входам накопителя 15, а управляющий...

Номер патента: 957214

Опубликовано: 07.09.1982

Автор: Богатырев

МПК: G06F 15/00

Метки: адаптивное, вычислительное

...(адаптации).10В режиме вычислений осуществляется распределение поступающих в систему запросов на выполнение функций Г;Е Г в вычислительные модули 1, имеющие соответствующую настройку и не загруженные ранее принятыми запросами. Если при проверке всех вычислительных модулей 1 ни один из них не может быть загружен на выполнение запрашиваемой функции Г, то в 1-ом счетчике 10 прибавляется "1". Этим набирается статистика о функциях, на выполнение которых настроено не" достаточное число модулей 1.В режиме настройки по накопленной в счетчиках статистике 10 производит" ся переоаспределение числа модулей 1, настроенных на выполнение функций Г;, пропорционально коду, накопленному в 1-ом счетчике 10.Таким образом, в предлагаемом устройстве...

Номер патента: 960830

Опубликовано: 23.09.1982

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 15/00

Метки: процессор, центральный

...И 62, элемент ИЛИ 63, коммутаторы 644 -64, триггеры 65 -65 и элементы И 66 и 67, триггер 68, коммутатор 69, элемент НЕ 70, регистр 71, 55дешифратор 72, элементы ИЛИ 73 -73,элементы И 74 -74 п и 75, -75 И, элемент НЕ 76, триггеры 77 -77 и, коммутаторы 0 8784 -78 п, триггер 79, элемент ИЛИ 80,элемент И 81, элемент НЕ 82, элементыИ-ИЛИ 83 и 84, элементы НЕ 85 и 86.На выходах Е :Х (фиг. 2 ) величинаь может принимать значение от нуля,что означает отсутствие соединения выхода соответствующего сдвигового регистра 28 с входом одного из соответствующих элементов ИЛИ 43-45, 53-55,до максимального значения, соответствующего номеру последнего разрядасдвигового регистра, При этом, еслидля выполнения, какой-либо команды навыходе какого-либо иэ...

Номер патента: 960831

Опубликовано: 23.09.1982

Авторы: Баскаков, Гладштейн, Комаров

МПК: G06F 15/00

Метки: микропроцессорный, модуль

...с выхода 17;г).всех сигналов группы 8 , а. также сигнала на входе 13, сигнала на выходе 17 и сигнала обратной связи, поступающего по входу 20 обратной связи.По этой причине время формирования всех указанных сигналов переноса за исключением сигнала переноса, формирующегося на выходе мультиплексора 33 и подаваемого на выход 19 переноса, одинаково и составляет С + Г, где С- задержка, вносимая одним сдвоенным мультиплексором, которая равна четырем задержкам на один вентиль, плюс задержка элемента НЕ, Гд - задержка, -вносимая мультиплексором переноса, которая равна двум задержкам на один вентиль. При этом на выходах мультиплексоров 31 и 32 формируются сигналы, подаваемые на выходы 34 и 35 параллельного переноса, которые могут быть...

Номер патента: 962964

Опубликовано: 30.09.1982

Авторы: Ганкин, Захаревич, Степанов

МПК: G06F 15/00

Метки: процессор

...управляющего разряда бло,ка 5 (вход 12) и к выходам триггеров б и 7 (входы 13 и 14). Выходы блока 4 управления подключены к входам разрешения приема и выдачи кода блока 2 (выходы 20 и 21), к входам разрешения приема кода операции и операнда сумматора 1 (выходы 22 и 23), к шим разрядам, содержащим признак вида записи. В регистре 3 производится сдвиг записей по мере их обработ-ки. С помощью записей кодируютсяарифметические выражения, представленные в инверсной польской записи.Например, выражение аф в+ с в польской записи имеет вид ав+ с. Процессор срабатывает выражения, представленные в оптимизированной форме, ко 962964я/ ( а ф Ь. с" д ) будет иметь вид авфсд к ++ ХПри обнаружении признака операндав регистре 3 блок 4 управления...

Номер патента: 974373

Опубликовано: 15.11.1982

Авторы: Баумс, Берзиньш, Васариньш, Видениекс, Ермолов, Пекаревич, Чипа

МПК: G06F 15/00

Метки: микропроцессор

...соединен с третьим входом регистра вектора прерываний, группа выходов тр тьего дешифратора соединена с первыми входами группы регистров, второй выход блока управления и Синхронизации и вы ходы регистра управляклцего слова соединены с входами логического коммутатора, первый выход которого соединен с, ,вторым входом третьего элементэ. И, второй выход логического коммутатора соединен с вторым входом управляющей памяти и первым входом буферного дешифраора соединен с третьим входом управляю-.щей памяти, выход которой соединен с вторым входом буферного регистра, двунадправленный коммутатор, соединенный шиной связи с входами буферного регистра данных, регистра управляклцего слова, с : четвертым входом управляющей памяти,вторыми входами...

Номер патента: 976447

Опубликовано: 23.11.1982

Авторы: Котлаич, Ревазишвили, Шарашенидзе

МПК: G06F 15/00

Метки: дискретной, информации

...вход которого соединен с управляющим входом блока 15 микропрограммного управления, информационные входы и управляющий вход которого соединены с выходами дополнительного блока 16 управления, информационные входы которого подклюцены к выходам оперативного запоминающего устройства 3.Устройство работает следующим образом.В исходном состоянии дополнительный блок 16 управления воздействует на блок 15 микропрограммного управления через информационные и управляющую шины, который выдает адрес, по которому с постоянного зв поминающего устройства 13 считывает ся микрокоманда, По этой микрокоманде блок 5 формирования адресов согласно входной информации формирует через блок 10 элементов ИЛИ начальный адрес программы для оперативного запоминающего...

Номер патента: 980098

Опубликовано: 07.12.1982

Авторы: Сидоренко, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...микропрограммного управления предназначен для управления работойоперационного блока 2 и микропрограммного процессора в целом. При этомформирователь 20 адреса микрокомандобеспечивает формирование адреса очередоной микрокоманды на основе адреснойчасти текущей (считанной) микрокоманды, кода логических условий и начального адреса микрокоманды. Регистр 21 40обеспечивает хранение кода микрооперацийтекущей микрокоманды в поле 22 и адреса очередной микрокоманды в поле 23. формирование адреса очередной микро 45 команды произвоцится следующим образом,Начальный адрес (код операции) поступает на вход формирователя 20 и далее через элементы ИЛИ 32 и открываемые тактовым импульсом элементы И 31 -50 на выход формирователя 20. По начальному адресу из...

Номер патента: 983713

Опубликовано: 23.12.1982

Авторы: Благодарный, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, перестраиваемый, процессор

...В остальное время нагрузка резкоуменьшается и процессор. может работать с минимальной производительностью). В связи с этим, каждый иэ каналов процессора рассчитан на работу со словами полной длины (например, 32-битными), считываемыми из блока основной памяти. Обработка слов полной длины обеспечивает требуемую производительность при максимальной нагрузке, которая обычно сохраняет небольшой отрезок времени, имеющий незначительную относительную величину, (в системах коммутации максимальная нагрузка сохраняется обычно втечение 1-2 ч эа сутки). Следовательно, большую часть времени, когда процессор может работать с меньшей производительностью (например, засчет обработки полуслов длиной 16 бит)вычислительные мощности процессора...

Номер патента: 1003093

Опубликовано: 07.03.1983

Авторы: Русидзе, Чачанидзе

МПК: G06F 15/00

Метки: периферийный, процессор

...как поОчередную ныборку команд иэ памяти 9, так и условные и безуслонные переходы н алгоритме управления объектом. Блок 11 представляет. собой набор периферийных устройств, осуществляемых двусторонную связь с объектом управления. Память 12 предназначена для хранения промежуточных результатов вычисления, и потребительских констант. Пульт 13 предназначен для рабо" ты оператора. Формирователь 16 осуществляет идентификацию одного конкретного оператора согласно программе из объединенных нескольких операто" ров, имеющих общий код настройки блока 1. Блок 19 реализует контроль на четность результатов вычислений, подаваемых с регистра 4 через блок 11 на объект управления. Блок 21 осу ществляет аварийное прерывание вычис-.ления алгоритмов от...

Номер патента: 1005065

Опубликовано: 15.03.1983

Авторы: Абрамян, Андрушкевич, Иманов, Тодуа

МПК: G06F 15/00

Метки: ассоциативный, матричный, процессор

...соответствующих регистров 7 М - 7 д блока 7. Выходы первой и второй групй коммутаторов подключены 60 соответственно к первым входам первых "и вторых элементов И 24 и 25 всех групп :логических элементов., в которых. вторые входы первых элементов И 24 объединены и подключены к выходу элемен-уды 54, йб и 58 подключены к выхо ду 15 блока 3. Вход 59 модуля 48 объ.единен с входом триггера 45 и подсоединен к выходу элемента 44, вход 60к выходу триггера 45, а вход 61 - квыходу триггера 47. Входы триггеров46 и 47 соответственно подключены квыходам 62 и 63 модуля 48, управляющиевходы 64 - 68 которого подключены соответственно к выходам 156 - 15 рблока 3. Выходы 15, . - 15 блока 3 10подключены соответственно к управляющим входам триггеров 45,...

Номер патента: 1007109

Опубликовано: 23.03.1983

Авторы: Барбаш, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор, самоконтролем

...элементов И, выход элемента задержки и выход второго элемента НЕ соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с вторым управляющим входомблока анализа, выход регистра адресасоединен с третьим информационным входом блока анализа, выход буферного регистра соединенс вторым входом второго.блока элементов ИЛИ и четвертым инФормационным входом блока анализа. Блок анализа содержит комбинационный сумматор, сумматор по модулю два зф первый, второй и третий элементы К и элемент ИЛИ, причем первый и вто.рой информационные входы блока анализа соединены соответственно с первым и вторым входами схемы сравнения, вы в ход которой соединен с первым входом первого элемента И, первый управляющий вход...

Номер патента: 1012266

Опубликовано: 15.04.1983

Авторы: Акопов, Гуревич, Малофеев, Незнамов, Обушева

МПК: G06F 15/00

Метки: микропроцессор

...блок 1 . памятимикропрограмм, регистр 2 микрокоманд, операционный блок 3, блок 4 микропрограммного управления и блок 5 маскировайия кода операции (фиг. 1)., Адресный выход блока 4 соединен с адресным входом блока 1,вход и выход переноса блока 4 подключены соответственно к выходу и входу переноса блока 3. Выход управления коммутацией и выход микрокоманд блока 1соединены соответственно со входом5управления коммутацией блока 4, входом регистра 2, Первый, второй, третий и четвертый выходы регистра 2подключены соответственно ко входудешифрации микроопераций и управляющему входу блока 3, а также вхо 10 ду разрешения загрузки и входу управления режимом блока 4. При этомвход данных блока 3 соединен со входом 6 данных микропроцессора,...

Номер патента: 1013969

Опубликовано: 23.04.1983

Авторы: Губарев, Елагин, Кальней

МПК: G01R 23/16, G06F 15/00, G06F 17/00 ...

Метки: периферийный, процессор, сигналов

...Фиг.1 представлена функциональная схема периферийного процессора; на фиг.2 - функциональная схема блока сложения, на фиг.З - функциональная схема блока умножения; на фиг.4 Функциональная схема устройства управления, на фиг.5 - функциональная схема блока сопряжения.Периферийный процессор обработки сигналов (Фиг.) подключен к магистрали 1 ЭВМ с асинхронным унифицированным интерфейсом. Процессор содер- жит блок 2 коммутации, блок 3 сопряжения, блок 4 коммутации двоичной инверсии, первый блок 5 сложения, второй блок 6 сложения, блок 7 умножения, первый блок.8 управления, второй блок 9 управления и блок 10 коммутации состояния.Вход-выход 11 первого блока 5 сложения соединен с магистралью 1 ЭВМ. Первая внутренняя магистраль 12 процессора...

Номер патента: 1015390

Опубликовано: 30.04.1983

Авторы: Винников, Никитин

МПК: G06F 15/00

Метки: ассоциативный, модуль, процессорный

...входаТера переноса, прямой и инверсный. вжо- ми опроса и маски модуля,.Каждый блок 1 ды переноса сумматора подюпочееа к содержит также элеменг И 21, первыйвходам установки и сброса триггера. З вход которого соединен с вьщодом пряпереноса, выход прямой суммы суммвто мой сУммы сумматора 5, а выход через ра соединен с первыми входами нераого. Вину 22 разрешени чгеща подключен к и Втойго элементов И, а выход инверсной входам Разрешения чтения элементов 2, суммы сумматора подюпочэн к первому Второй. вход элемента И 21 соединен свсоду третьего элемента И, вторые жо- входом 13 чтениямоауля,Информационныеды.первого, второго. итретьего элементов. ВцМы коммутатора 23 записи соединенЫИ соединены соответственно с входомс выходами блока 14 и...

Номер патента: 1016788

Опубликовано: 07.05.1983

Авторы: Берсон, Гольдреер, Седов

МПК: G06F 15/00

Метки: контролем, микропроцессор

...мик ти, свертку 9 по модулю два адреса,15ропроцессора соединен с входом пере-второй триггер 10 четности, блок 11 носа арифметико-логического блока, микропрограимного управления с бловыход переноса которого соединен с ком 12 постоянной памяти и регистром1 Г выходом переноса микропоцессора, ин- микрокоманд с полями 13 - 1 э, выход- Формационный выход арифметико-логи- ную шину 16 адреса, выходную ши уо н юшин 17 ческого, блока соединен с информацион данных,. входы 18 и 19 первого и втоным входом регистра адреса, регистра Рого операндов, блок 20 сиихронизаданных и блока регистров, введены ции,.коммутатор 21 свертки адреса, коммутатор свертки адреса, коммута- коммутатор 22 свертки данных, элемент тор свертки данных, элемент И-НЕ и И-НЕ;23,...

Номер патента: 1024927

Опубликовано: 23.06.1983

Автор: Шапиро

МПК: G06F 15/00

Метки: микропрограммный, процессор

...блока.На фиг,1 приведена структурная . схема предлагаемого микропрограммного процессора; на фиг;2 - временная диаграмма работы блока управления; на фиг,3 - функциональная схема блока управления; на фиг.4 - функциональная схема операционного блока.Никропрограммный процессор содержит операционный блок 1, блок 2 постоянной памяти, счетчик 3 адреса, первый регистр 4 микрокоманд, дешифратор 5 ветвлений, блок 6 управления, элемент И 7, второй регистр 8 микрокоманд и элемент ИЛИ 9 Выход 11 блока 6 управления подключен соот ветственно к входу синхронизации регистра 8 и входу синхронизации установки счетчика 3. Выход 12 блока 6 подключен к счетному входу счетчика 3 и первому входу элемента ИЛИ 9. Выход 13 блока 6 подключен к первому входу...

Номер патента: 1024928

Опубликовано: 23.06.1983

Авторы: Кашин, Налетов

МПК: G06F 15/00

Метки: данных, тарировки, телеметрических

...с вторым и т ретьимвходами и третьим выходом блока вво"да данных, первый выход которого подключен к третьим входам первого ивторого коммутаторов,Блок управления содержит генератор тактовой частоты, счетчики импульсов, таймер, триггер, коммутатор,дешифраторы, элемент И, Формировате.ли импульсов, первый, второй и третийвходы первого счетчика импульсовобъединены соответственно с первым и вторым входами второго счетцика импульсов и с первым входомкоммутатора и подключены к первому,четвертому и второму входам блока,выход генератора тактовой частотысоединен с первыми входами элемента И, третьего счетчика импульсов,через таймер - с первым входом триггера, через четвертый счетчик импульсов - с входом первого дешифратора и...

Номер патента: 1027731

Опубликовано: 07.07.1983

Автор: Мелехин

МПК: G06F 15/00

Метки: арифметики, выполнения, десятичной, команд, способом, табличным

...информации, адресный вход устройствахранения и преобразования информации соединен с выходом мультиплексора адресных кодов, управляющий вход -с выходом блока микропрограммногоуправления, первый выход - с вторымвходом блока микропрограммного управления, второй выход - с инфор,мационными входами регистра команд,счетчика команд, с первыми информационными входами первого и второго 60коммутаторов и является выходом система, выходы первого и второго коммутаторов соединены соответственно спервьм и вторым информационнымивходами устройства хранения и пре образования информации, вторые ин Формационные входы первого и второго коммутаторов являются первым входом; системы, четвертый информационный вход мультиплексора адресных кодов соединен с...

Номер патента: 1035610

Опубликовано: 15.08.1983

Авторы: Макаренко, Полонский, Пушкарев, Степанцов

МПК: G06F 15/00

Метки: микропроцессор

...выбирается микрокоман 35 40 7 1035дами занесения группы триггеров 55,выходы которых соединены с входами группы элементов 57. Выходыгруппы элементов 57 соединены с входами элемента 62. Выходы регистра 53 5являются адресными выходами 21 блока5 и соединены с входами элементов 61.Коммутатор 10 ( фиг,4) содержитэлемент НЕ 64, группы элементов И 65,66 и элементов ИЛИ 67 Первые входыгруппы элементов бб представляютсобрй первую информационную группувходов 11 коммутатора 10. Вторые входы группы элементов бб соединены между собой и с выходом элемента 64.Первые входы группы элементов 65 являются второй группой информационныхвходов 23 коммутатора 10. Вторыевходы группы элементов 65 соединенымежду собой, а также с входом элемента 64 и управляющим...

Номер патента: 1037262

Опубликовано: 23.08.1983

Авторы: Гутылин, Сидоренко, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...адреса, а выход - с входом регистра микрокоманд, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой выходы которого подключены соответственно к второму входу шифратора адреса, входу дешифратора, третьему, четвертому и пятому выходам блока, первому входу памяти признаков, второму входу регистра адреса и вторым входам элементов И группы, выходы дешифратора соединены с первым и вторым выходами блока, третьи входы элементов И группы подключены к второму входу блока, третий вход блока соединен с первым входом счетчика,62 6 3 10372первым входом схемы сравнения, третьим входом регистра адреса, первымвходом элемента ИЛИ и вторым выходомблока, выходы элементов И группы подключены к третьему входу шифратораадреса и вторым входам...

Номер патента: 1037263

Опубликовано: 23.08.1983

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор

...34 является входом 21 переноса блока 1, а выход переноса сумматора 34 соединен с информационным входом триггера 59, Выходысумматора 34 и групп элементов И 35 45 ИЛИ 36 и НЕ 37 соединены соответственно с входами групп элементовИ 38, И 39, И 40 иИ 42.Выходы групп элементов И 38, И 39,И 40, И 41 и И 42 соединены с входами группы элементов ИЛИ 43, выход которой соединен с информационными входами счетчика 44 и регистра 45. Входсдвига регистра 45 является входом22 сдвига блока 1. Выход сдвига регистра 45 соединен с входом элемен та И 62. Синхронизирующий вход триггера 59 соединен с выходом элементаИ 56, а выход - с входом элементаИ 61. Выходы элементов И 61 и И 62И 78, ИЛИ 79. Первые входы группыэлементов И 78 являются информационным входом...

Номер патента: 1037264

Опубликовано: 23.08.1983

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропрограммный, процессор

...входом 16 блока8 управления полярностью. Выход элемента НЕ 50 соединен с входом элемента И 52, инверсныйвход которогосоединен с входом элемента И 51 и суправляющим входом 15 блока 8 управления полярностью. Выходы элементовИ 51 и И 52 соединены с входами эле"мента ИЛИ 53, выход которого является выходом блока 8 управления полярэостью,На фиг, 6 показан алгоритм микропрограммы, где символами И .,М 1,Г (1= 1,2,3пМ ) обозначейы последовательности микрокоманд,асимволом А - проверяемое логическоеусловие.На фиг. 7 показана временная диаграмма работы устройства, где: 54 сигнал начальной установки на входе 13; 55- импульсы на входе 2 синх,ронизации; 56 - коды микрокомандна выходе блока 1 памяти микрокоманд; 57 - коды микрокоманд на выхо"де...

Номер патента: 1042026

Опубликовано: 15.09.1983

Авторы: Дшхунян, Коваленко, Машевич, Теленков, Чичерин

МПК: G06F 15/00

Метки: микро-эвм, процессор

...блок 3, регистр 4 состояния процессора и арифметико-логический блок 5, первый вход-выход б которого соединен с входом-выходом 7 блока 1 сверхоперативной памяти второй вход-выход 8 - с входом-выходом 9 интерфейсного блока 3 и первым входом 10 блока 2 микропрограммного управления, а выход 11 арифметико-логического блока 5 соединен с первым входом 12 регистра 4 состояния процессора, ныход 13 которого соединен с вторым входом (шина) 14 блока 2 микропрограммного управления, управляющий выход 15 которого соедийен с первым входом 16 арифметико-логического блока 5, входом 17 блока 1 сверхоперативной памяти и с вторым Входом 28 регистра соетояния процессора 4. Процессор микро ЭВМ дополнительно включает накопитель 19 констант,...

Номер патента: 1045231

Опубликовано: 30.09.1983

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор

...элементов 29,30 и входы элементов35. Выход сумматора 28 соединен свходами группы элементов 32, Выходы групп элементов 29, 30 и 31 соедкнен 9 5соответственно с входами групп элементов 33,34 и 36,Выходы групп элементов 32-36 соединены с нходами групп.элементов 37,ныхсды которых подключены к информационным входам счет- Очика 38 регистра 39, Выходы счетчика 38 и регистра 39 являются соответственно адресным выходом 3 кинФормационным ныходом 4 блока 1,В":".ход регистра 39 соединен с входа- д.к сумматора 28, и входами группэлементов 29-3),И входу 25 блока 1 подключены входы элементов 40 -45 Вход переносасумматора 28 к вход первого сдвигарегистра 39 соединены с входом 23переноса блока 1, Выход переносасумматора 28 соединен с...

Номер патента: 1057950

Опубликовано: 30.11.1983

Авторы: Демидов, Козловский, Лаптев, Левтеев, Лопарев, Серов

МПК: G06F 15/00

Метки: информации, сбора

...информации 5в первую ячейку запоминающего устройства 46. Затем переключатель37 выключается, набирается числой+1 переключателями 38 и 39, переключателями 40 и 41 - адрес второй 1 Оячейки и переключателями 42 и 43 -адрес третьей ячейки запоминающегоустройства 46, включается переключатель 37 и производится запись набранной информации во вторую ячейку 15запоминающего устройства 46. Аналогично в третью ячейку запоминаетсячисло 10 (начало участка по отметкам времени) и адрес четвертой ячейки, В четвертую ячейку запоминающего устройства 46 - число 20 (конецучастка по отметкам времени) и адрес пятой:ячейки. После записи информации о границах участков в следующую ячейку запоминающего устройства записывается информация о признаках, по...