Устройство для вычисления матрицы функций

: польлителжит му эически б нои т вано ных с СССР 1984 ьтипл вания адреса блоки 14-17 микропрогра 19-25 памят рма ОСУДАРСТВЕННЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОПИСАНИЕ ИЗОБРЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельствоУ 1226484, кл. С 06 Р 15/31,Юэн Ч, и др. Микропроцесссистемы и их применение прике сигналов. М.:, 1986, с,23рис. 7.14,(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МАРИЦЫ ФУНКЦИЙ ение относится к вычисхнике и может быть иса нных вычисство содерлок формироексор 13, реса, блок 18 ния, блоки оминания инсчетчик 40 специалиэиров стемах, Устрой ексоры 1-10, б 11, демультипл ормирования ад ммного управлеблок 26 эап гнстры 28-39,19 по сигналу с выхода формирователя 57, запущенного этим синхроимпульсом. В следующей МК поле 18.7:=О, что исключает запись недостоверной инфор 5 мации. Таким образом, в БП 19 записаны все требуемые для заданного Р значения Ъ . В соответствии с алгоритмом (блок 107) очередная МК задает режим расчета 0; . Укаэанная МК долж О на поступать по синхроимпульсу Т, синхронному с Т, При необходимости, так как МК детерминирована, это условие легко соблюдается введением холостой МК для пропуска одного так та, МК режима задает следующие параметры: поле 18.10 устанавливается в единицу; 18,9:=1, 18.15:=О; 18.19:=1;18.11:=01; 18.7:=0; 18.6:=1 (при этом на адресном входе БП 20 адрес с выхо да регистра 30), поле 18.18:=1; поле 1817 устанавливается .в единицу, что устанавливает в ноль триггер 89;18.3:= 000; 18.8:= 00; 18.4:= 01;18.5:= 100; 18,9:= 1; 18,15:= О. Таким образом на синхровходе БМУ 18 логический ноль, на синхровход счетчиков 41 и 40 подключены соответственно синхроимпульсы Т, Т, БФА 17 работает в режиме модификации, на ЗО информационные входы регистров 33 и 34 подключены соответственно БП 22 и регистр 36, на одном входе сумматора 49 - содержимое регистра 35, счетчик 41 - в нуле, на адресном входе БП 22, так как счетчик 41 и триггер89 - в нуле, БФА 14 вырабатывает адрес элемента для Псоответствующего заданному Р, которое определяется состоянием счетчика 42, и=0 (:= 4 О состояние счетчика 41 ъ),Следующий синхроимпульс Т 1 записывает в регистр 33 считанное значение 0 ,р, в регистр 34 - значение Итриггер 89 устанав. ливается в единицу. При этом БФА 17 модифицирует адреса операндов, вследг ствие чего на выходе мультиплексора 9 появляется содержимое регистра 37, на выходе мультиплексора 7 - нулевой код, на адресном входе БП 22 - адрес сле О дующей ячейки памяти, в которой записано значение П;(для того же самого д). Следующим синхроимпульсом Т 1 (синхронным с Т,) в регистр 35 записывается значение Ц , , Я , в регист рр(ф ры 33 и 34 - значения соответственнои И р триггер 89 устанавливается 2, )в ноль, на один из входов сумматора 49 коммутируется содержимое регистра 35,Импульс Т увеличивает содержимоесчетчика 41 на единицу, что обеспечивает формирование адреса для выборкиП 1, , соответствующего следующемузначению 1.По следующему импульсу Т в регистр35 записывается результат: ц, (дляданного х), а в регистры 33 и 34 -операнды, необходимые для вычисленийао следующему х. Запись результатавьиислений в БП 20 осуществляется посигналу с выхода формирователя 57(правильный результат записывается вовтором такте Т периода Т).Дальнейшие вычисления осуществляются аналогично для всех х,т,е. ь.=О,М,Рассмотрим завершение вычислений поданному режиму,В последнем цикле посинхроим-пульс Т с выхода мультиплексора 2записывает в регистр 30 адрес последнего вьиисляемого значения П, ивызывает импульс переполнения счетчикека 41, который устанавливает в единицу триггер 45, Следующий импульс Тззаписывает в регистр 35 последнеевычисленное значение П , запускает1 Рформирователь 57, сигнал с выхода которого записывает последний вычисленный результат в БП 20, а также вызывает появление следующей МК на выходе БМУ 18, в которой поля 18,10;=О;18.13:=1; 18,6;=1; 18,11:=00; 18.12;==0; т,е, счетчики 40 и 41 - в нулевом состоянии, на выходах мультиплек 1соров 1 и 2 - логические нули, БП 20в режиме записи. Таким образом, вБП 20 записаны все вычисленные значения П; , после чего следующей МК БП20 переводится в режим чтения. В соответствии с алгоритмом очередная МКзадает режим расчета 7 р (блок 109).Ее поля принимают следующие значениямиполе 18,10 устанавливается в единицу,18.9; 0; 18.4:= 11; 18.3:=100; 18.8:=10; 18.18,:=0; 18.5:=101; 18.15:=1; 18,7;=0; 18.6:=0; 18,12;=1;18.11:=10; 18,14:=0; 18,19:= 1. На синхровходе БМУ 18 - логический ноль, разрешена выдача вычисляемых значений в БЗИ 26, на входы регистров 33 и 34 поступает информация с выходов соответственно БП 25 и БП 26, на один из входов сумматора 49 подключен регистр 39, регистр 35 через демультиплексор 13 подключен на вход коммутатора 52, БФА 17 не моди19 4396 фицирует адреса, разрешен переход к следующему значению Р по импульсу переполнения счетчика 4 1, на адресных входах БП 19 и 20 - содержимое счет 5 чиков соответственно 40 и 4 1, на синхровходах которых соответственно синхроимпульс Т и импульс переполнения счетчика 40.На адресных входах БП 19, 25 и 20 адреса, по которым на выходы блоков выбираются значения соответственно Ь , Ч и П;, . Параметр Ч, выбирает" ся из БП 25 по адресу, формируемому БФА 11 на основе значения 1 (счетчик 40) и значения Р (счетчик 42) . Параметры Ь и П; выбираются по их относительным номерам (соответственнои ) .в подмножестве для заданного Р, так как адреса записи указанных параметров и определялись как их относительные номера.Таким образом, следующий синхроимпульс Т записывает в регистр 39 значение Ь , в регистр 33 - значение 25 У и в регистр 34 - значение П счетчик 40 увеличивает свое состояние на единицу и, следовательно, из БП 19 и 25 выбираются параметры Ь и Ч +, . Из БП 20 выбирается пара- З 0 метр 1 Аг . Очередной синхроимпульс Т, записывает в регистр 35 значение вычисленное дляи, а в регистЗВ ры 39, 33 и 34 - значения с выходов соответственно БП 19, 25 и 20. Вычисляется Функция Г , для 1 + 1 и Р. Аналогично рассчитываются значения 7 р для заданного д и всех 3=0 М 1 Импульс переполнения счетчика 40 увеличивает состояние счетчика 4 1 на единицу и далее расчет производится для всех =0, М -1 аналогично описанному. Расчет производится для всех х=О, М; для каждого значения х расчитывается М, значений ь . Запись результатов вычисления в БЗИ 26 производится следующим образом: информация с выхода регистра 35 через демультиплексор 13 и коммутатор 52 пос" тупает на информационнык вход БЗИ 26, на вход адреса записи которого через коммутатор 54 поступает адрес, формируемый БФА 15 и задержанный на ре гистрах 3 1 и 32, что обеспечивает соответствие адреса записи и записы. ваемого значения; запись информациипроизводится по синхроимпульсу Т,17 20проходящему через коммутатор 53 навход строба записи БЗИ 26,Рассмотрим завершение цикла. Очередной импульс Т, вызывает переполнение счетчика 4 1, записывает в регистр 39 последнее значение (по 3)Ъ, в регистр 34 - последнее (по 1)значение П и в регистр 33 - последс)нее (по 1) значение Чр. Импульс переполнения счетчика 41 устанавливаетв единицу триггер 45, через элементИ 46 увеличивает содержимое счетчика42 на единицу, а также запускает формирователь 58 импульсов. На синхро-вход БМУ 18 подключены синхроимпульсы Тз . Очередной синхроимпульс Т записывает в регистр 35 последнее вычисленное значение, а также приводитк появлению следующей МК на выходеБМУ 18 . Сигнал с выхода формирователя 76, запущенного этим импульсом,записывает с БЗИ 26 последнее,вычисленное значение, после чего импульсс выхода формирователя 58 модифицирует статус блоков 65 памяти БЗИ 26(это обеспечивается соответствующейзадержкой в формирователе 58 импульса с выхода элемента И 46), В очередной МК производится проверка окончания расчета по всем Р. Ее поля принимают значения: 18.10:=0; 18.9:=1;18. 15:.=0; 18. 11: =00; 18. 12: =0 еПрЛУ=11, АП =( адрес первой МК блока 102 ), В следующей МК заданы знаценил: ПрЛУ=01," АП=адрес первой МКблока 104 ,Если расчет для всех Р завершен,то импульс переполнения счетчика, 42установил в единицу триггер 44, т,е.ЛУК=1 и осуществляется переход иапервую МК блока 102 и при поступленииочередного импульса Т устройствоработает аналогично описанному,Если расчет не завершен, то ЛУК=Ои следующая МК осуществляет переходна первую микрокоманду блока 104,Процесс повторяется. Формула изобретения Устройство для вычисления матрицы функций, содержащее умножитель, сумматор, три регистра, блок микропрограммного управления, первый блок фор-, мирования адреса и два блока памяти, причем выход первого регистра подключен к входу первого сомножителя умножнтеля, выход сумматора подключен5 10 15 к информационному входу второго регистра, выход третьего регистра подключен к входу второго сомножителяумножителя, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, расширения функцианальттьтхвозможностей и области применения, н него введены три счетчика, девять регистран, четыре блока формированияадреса, пять блоков памяти, блок запоминания информации, десять Мультиплексоров, демультиплексор, генератор тактовых импульсов, три триггера,элемент ИЛИ, три коммутатора, элемент И и три формирователя импульсов,причем первый выход генератора тактовых импульсов подключен к синхровходу первого триггера, выход которогоподключен к входу первого логического условия блока микропрограммногоуправления, вход второго логического условия которого подключен к выходувторого триггера, синхровход которого подключен к выходу переполнения первого счетчика, информационные входы первого и второго триггеров подключены к входу логической единицыустройства, второй выход генераторатактоных импульсов подключен к синхровходам регистров с первого по пятый и к младшему разряду информационного входа демультиплексора, а такжечерез первый формирователь импульсов - к первому управляющему входу первого блока памяти, вход начальной установки устройства подключен к входам начальной устаповки блока микропрограммного управления и генератора тактовых импульсов В-й информационный вход группы устройства подключен к Р-му информационному входу первого мультиплексора, (В=1,9), выход котарого подклточен к информационному входу первого блока памяти, второй управляющий вход которого соединен свыходом режима работы первого блока памяти блока микропрограммного управления, адресный вход первого блокапамяти соединен с адресным входомпервого мультиплексора и с выходомадреса элемента матрицы А блока микропрограммного управления, выход первого блока памяти подключен к первому информационному входу второго мультиплексора, адресный вход которого подключен к выходу адреса второго операнда блока микропрограммного управления, выход второго мультиплексора 20 25 ЭО 35 40 45 50 55 ттл)тлн)1 тен к иттфлр)1 ттпттс)ттттт)му нхоттутрез т.его регистра, ттьтхол умножтттелаподключен к входу гтернат с) аператтдасумматора, нхс)п нтрого операнда которого подклк)чен к выходу третьегомультиплексора, выход которого подключен к старшим разрядам информационнога входа демультиллексора, адресный вход коТорого подключен к выходу адреса записи результата блока микропрограммного управления, старшие разряды выходов с первого по третийдемультиплексора подключены соответ 1ственно к информационным входам шестого, седьмого и восьмого регистров,синхровходы которых подключены соответственно к младшему разряду первого, второго и третьего выходов демультиплексора, выходы регистров сшестого по восьмой подключены соответственно к информационным входамс первого по третий четнертого мультиплексора, четнертый информационный вход и выход которого подключены соответственно к выходу второго блока памяти и к информационному входу первого регистра, выходы второго и третьего счетчиков подключены соответственно к первому и второму входам первого блока Формирования адреса, выход которого подключен к информационномувходу четвертого регистра, выход которого подключен к информационномувходу пятого регистра, выход первогосчетчика подключен к первому входувторого блока формирования адреса,второй вход и выход которого подключены соответственно к выходу номеракомпоненты вектора п блока микропрограммного управления и к адресному входу второго блока памяти, первый и второй информационные входы третьего мультиплексора подключены соответственна к выходу второго регистра и квходу логического нуля устройства,выход третьего блока памяти подключен к пятому информационному входучетвертого мультиплексора, адресный вход которого подключен к первому выходу третьего блока формирования адреса, второй выход которого подключен к адресному входу третьего мультиплексора, третий информационный входкоторого подключен к выходу девятогорегистра, четвертый, пятый и шестойвыходы старших разрядов демультиплексора подключены соответственно к информационным входам третьего и чет 14396 17 Л ЛдЛвертого блоков памяти и к информационному ходу первого коммутатора, второй выход генератора тактовых импульсов подключен к первому входу четвер 5 того блока Формирования адреса, синхровходу девятого регистра, первым информационным входам пятого и шестого мультиплексоров и к информационному входу второго коммутатора, выход 1 О первого формирователя импульсов подключен к вторым управляющим входам третьего и четвертого блоков памяти, третий выход генератора тактовых импульсов подключен к первому информа ционному входу седьмого мультиплексора, выходы пятого, шестого и седьмого блоков памяти подключены соответственно, к второму, третьему и четвертому информационным входам второ- эО го мультиплексора, выход пятого блока формирования адреса подключен к адресным входам пятого и шестого блоков памяти, первый выход четвертого блока формирования адреса подключен 25 к адресному входу седьмого блока памяти, вход логического нуля устройства подключен кл.вторым информационным входам пятого, шестого и седьмого мультиплексоров, адресные входы кото- ЗО рых подключены соответственно к полю задания периода синхроимпульсов для второго счетчика блока микропрограммного управления, выходу третьего триггера и к полю задания периода синхроимпульсов для третьего счетчика блока микропрограммного управления, выход шестого мультиплексора подключен к синхровходу блока микропрограммного управления, выход переполнения второго счетчика подключен к третьему информационному входу седьмого мультиплексора и к первоиу информационному входу восьмого мультиплексора, выход переполнения третье го счетчика подключен к первому входу элемента И и к второму информационному входу восьмого мультиплексора, выход которого подключен к первому входу элемента ИЛИ, второй вход и вы О ход которого подключены соответственно к входу начальной установки устрой ства и к синхровходу третьего триггера, адресный вход восьмого мультиплексора подключен к полю задания источника запуска блока микропрограммного управления выхода блока микропрограммного управления, информационный вход третьего триггера подключен к входу логическгй единицы устройства, поле задания режима управлениявыхода блока микропрограммного управления, через второй Формировательимпульсов подключено к входу установки в н 0" третьего триггера, поле установки триггеров выхода блока микропрограммного управления подключенок входам установки в 0 первого ивторого триггеров, выход первоготриггера подключен к входу установки в"0" первого счетчика, выход которого подключен к первому входу пятогоблока формирования адреса и к второму входу четвертого блока формирования адреса, третий, четвертый, пятыйвходы и второй выход которого подклю.чены соответственно к входу угла поворота системы координат устройства,выходу третьего счетчика, полю установки в "0" триггера выхода блокамикропрограммного управления и к первому входу третьего блока формирЬвания адреса, второй, третий и четвертый входы которого подключены соответственно к полям адреса первогооперанда, управлением мультиплексороми признака модификации адреса первогооперанда выхода блока микропрограммного управления, поле разрешения перехода к следующему значению Р (Рразмер матрицы) выхода блока микропрограммного управления подключено квторому входу элемента И, выход которого подключен к счетному входу первого счетчика и через третий формироватепь импульсов к входу модификациистатуса блоков памяти блока запоминания информации, выход седьмогомульт.плексора подключен к счетномувходу третьего счетчика и к синхровходу десятого регистра, выход которого подключен к первому информационному входу девятого мультиплексора,второй информационный вход которогосоединен с информационным входом десятого регистра и подключен к выходутретьего счетчика, выход девятогомультиплексора подключен к адресномувходу третьего блока памяти, первыйуправляющий вход которого соединенс адресным входом девятого мультиплексора и подкгючен к полю режимаработы второго блока памяти выходаблока микропрограммного управления,выход пятого мультиплексора подкпючен к счетному входу гторого счетчика и к синхровходам одиннадцатого и25 143 двенадцатого регистров, выход второго счетчика подключен к информационному входу одиннадцатого регистра, первому информационному входу десятого муль";иплексора и к второму входу пятого блока формирования адреса, входы начальной установки счетчиков второго и третьего подключены к соответствующему полю выхода блока микропрограммного управления, выход одиннадцатого регистра подключен к информационному входу двенадцатого регистра, выход которого подключен к второму информационному входу десятого мультиплексора, выход которого подключен к адресному входу четвертого блока памяти, первый управляющий вход которого соединен с адресным входом десятого мультиплексора и подключен к полю управления мультиплексором вы.хода блока микропрограммного управления, выход четвертого блока памяти подключен к информационному входу девятого регистра, выход пятого регистра подключен к информационному входу третьего коммутатора, управляющие входы первого, второго.и третьего коммутаторов пОдключены к полю. управ" ления выдачей результатов в блок запоминания информации выхода блока микропрограммного .управления, выходы первого, второго и третьего коммутаторов подключены соответственно к информационному входу, входу строба за- писи и входу адреса записи блока запоминания информации входы строба чтения, адреса чтения и выход которого подключены соответственно. к входам строба чтения информации и адреса считывания устройства и к информационному выходу устройства, вход начальной установки устройства. подключен к входу начальной установки блока запоминания информации, причем блок запоминания информации содержит группу бло" ков памяти, две группы мультиплексо" ров, группу коммутаторов, группу элементов 2 И-ИЛИ, группу схем сравнения, группу регистров, группу элементов ИЛИ, дешифратор, счетчик по модулю Мэ+ 1, три формирователя импульсов, причем информационные входы блоков памяти группы подключены к информационному входу блока, входы модификации статуса блоков памяти блока подключены к счетному входу счетчика по модулю И 4 1 и через первый фор 9617 26 мирователь импульсов блока - к синхровходам регистров группы, старшиеразряды входа адреса чтения блока г,одключены к первым входам схем сравнения группы, выход счетчика по модулюИ+ 1 подключен к входу дешифратора,М-й выход которого подключен к перво"му входу М-го и к второму входу10 (И+ 1)гаос 1(И+1)1 -го элементов ИЛИгруппы (М=1, М+ 1), к первому управляющему входу И-го блока памяти .группы, адресному входу М-го мультиплексора первой группы, управляющему вхо 15 ду И-го коммутатора группы, первомувходу первой группы входов М-го элемента 2 И-ИЛИ группы, адресному входуМ-го мультиплексора второй группы, выход которого подключен к информацион 20 ному входу М-го регистра группы, выход которого подключен к первому информационному входу (И+1)тпос 1(И+1)го мультиплексора второй группы, второму информационному входу(М) шос 1(И+1) -го мультиплексора второй группы, второму входу М-й схемы сравнениягруппы, выход которой подключен к первому входу второй группы входов М-.гоэлемента 2 И-ИЛИ, выход которого подЗ 0 ключен к второму управляющему входуМ-го блока памяти группы, выход М-гоэлемента ИЛИ группы подключен к входу выборки И-го регистра группы, вход, .начальной установки блока подключенЗ 5 к входам начальной установки разрядов регистров группы и счетчика помодулю Мз+ 1 в соответствии с требуемым начальным состоянием, вход стро"ба чтения блока через второй формиро40 ватель импульсов блокаподключен квторым входам второй группы входовэлементов 2 И-ИЛИ, вход строба записи блока через третий Формировательимпульсов блока подключен к вторым45 входам первой группы входов элементов 2 И-ИЛИ, вход адреса записи блокаподключен к первым информационным входам мультиплексоров первой группы,вторые информационные входы мульти 50 плексоров первой группы. подключены кмладшим разрядам входа адреса чтенияблока, выход М-го мультиплексора первой группы подключен к адресному входу М-го блока памяти группы, выход55 которого подключен к информационному:входу И-го коммутатора, выход которого подключен к информационному входублока,1439617 Кодировка Код АП Адрес перехода(Ап) 18.1 Режим работыБП 24 (1) 1-й вход БфА 17 118.4 Адрес второгооперанда Ф Поле Модификация адреса Проверка логических условий (ЛУ)ПрЛУ 18.2 Адрес элементаматрицы А 18.3, Адрес первогооперанда (безмодификации) 18.5 Адрес записир ез ул ьтата 18,6 Режим работы БП 2018,7, Режим работы БП 1900 - ЛУ=О - выбирается следующаяМК01 - ЛУ=1 - выбирается МК, адрескоторой заданв адресе перехода (АП) 10 - проверка ЛУ А стриггера 43 11 - проверка ЛУ К стриггера 44 О-чтение, 1-запись Код адреса (0-8) 000 - Рг 36 001 - Рг 3 7 010 - Рг 38 011 - БП 23 100 - БП 20 00 - БП 24 01 - БП 22 10-БП 21 11- БП 25 000 - Рг 36 001 - Рг 37010 - Рг 38011 - БП 19 100 - БП 20101 - на БЗИ 26 (через коммутатор 52) О-чтение, 1-з апис ь Точка подключения Внутреннее поле БМУ Вход 3/4 т БП 24Адресные входы БП 24 и мультиплексора 10 Адресный вход мультиплексора 8 Адресный вход демультиплексора 13 Вход 3 /4 т БП 20, адресный вход мультиплексора 4 Вход 3/4 т БП 19, адресный .вход мультиплексора 3(без модификации) 18,8 2-й вход БФА 17 01 00 Управление выдачейрезультатов вБЗИ 26 Управляющие входыкоммутаторов 52-54 18.9 0 - выдача разрешена 1 - выдача запрещена 0 - управление от БМУ 18 1 - аппаратное18. 10 Задание режимауправления Вход формирователя56 Адресный вход мультиплексора 2 Адресный вход мультиплексора 1 Установка в ноль счетчиков 40 и 41 Установочные входысчетчиков 40 и 41 Установкй триггеров 43 и 44 Установочные входытриггеров 43 и 44Вход э,пемента И 46 18.14 18.15 0 - переход запрещен 1 - переход разрешен Разрешение перехода к следующемузначению Р 18.16 Номер компонентывектора йр З-й вход БФА 17 0 " адрес не модифицируется1 " адрес модифици- руется 18, 11 Задание периодасинхроимпульсовсчетчика 41 1812. Задание периодасинхроимпульсовсчетчика 40 18,17 Установка в нольтриггера 89 18,18. Признак модификации адреса первого операнда 18.19 Задание источника запуска БМУ 18 на выходе мультиплексора 7 код 0содержимое регистра 3 5содержимое регистра 39Р 00 - на счетном входесчетчика 41 логический ноль 01 - на счетном входесинхроимпульсы 10 - на счетном входесчетчика 40 импульсы переполнения счетчика 41 0 - на счетном входелогический ноль1 - на счетном входесинхроимпульсы Тз0 - пассивный1 - активный 00 - пО - и, , 1-й вход БФА 1610, ир О - пассивный Вход формирователя1 - активный уровень 90 БФА 14 0 - сигнал переполне- Адресный вход мульния счетчика 40 типлексора 5 1 - сигнал переполнения счетчика 4 11439 б 17 ЛУА=О ЛУА=1 не готовоготово ЛУК=О ЛУ К вход расчет неокончен ЛУК= 1 ЛУ А вход Логическое условиеготовности текущихзначений на входе 6 1 Логическое условиеокончания расчетадля всех Р расчет окончен, счетчик42 установленв ноль Продолжение таблицы С выхода триггера43 С выхода триггера441439617 по модулю М, счетфик 41 по модулю М, счетчик 42 по модулю М 1, триггеры 43-45, элемент И 46, элемент ИЛИ 47, сумматор 49, умножитель 50, генератор 51 тактовых импульсов, коммутаЪ 1 Изобретение относится к области вычислительной техники и может бытьиспользовано в специализированныхвычислительных системах.Целью изобретения является повы 5шение быстродействия, расширение функциональных возможностей и областиприменения,На фиг. 1 представлена функциональная схема устройства; на фиг,2 - 10функциональная схема блока запомина- Фния информации; на фиг, 3 - блок микр опрог раммно го управления; на фиг.,4-8блоки формирования адреса с первогопо пятый; на фиг. 9 - блок-схема алгоритма работы устройства; на фиг,10 временная диаграмма генератора тактовых импульсов,Устройство содержит мультиплексоры 1-10, блок 11 формирования адреса, 20вход 12 логического нуля устройства,демультиплексор 13, блоки 14-17 формирования адреса, блок 18 микропрограммного управления (БМУ), выходы18, 1-18 . 19 блока 18, блоки 19-25 памяти (БП), блок 26 запоминания информации (БЗИ), первый .выход 27 демультиплексора, регистры 28-39, счетчик40 по модулю М счетчик 41 по модулю Мд, счетчик 42 по модулю М 1, триггеры 43-45, элемент И 46, элементИЛИ 47, второй выход 48 демультиплексора, сумматор 49, умножитель 50, генератор 51 тактовых импульсов, коммутаторы 52-54, третий выход 55 демультиплексора, Формирователи 56-58импульсов, вход 59 начальной установки, вход 60 угла поворота системы координат устройства, группу 61 информационных входов устройства, вход 62 40адреса считывания устройства, вход 63строба чтения информации устройства,информационный выход 64,устройства,торы 52-54 и формирователи импульсов56-58. Это позволяет повысить быстродействие, расширить функцсиональныевозможности и область, применения.10 ил., 1 табл,2Блок 26 запоминания информации содержит группу БП 65, группу мультиплексоров 66, группу коммутаторов 67,группу элементов 2 И-ИЛИ 68, группусхем 69 сравнения (количество элементов в каждой группе равно Мэ + 1),мультиплексоры 70.1-70,М + 1 группы,регистры 71,1-71,М + 1 группы, элементы ИЛИ 72.1-72,М + 1 группы, дешифратор 73 с выходами 73,1-73,М + 1,счетчик 74 по модулю Мз+1, формирователи 75-77 импульсов. БМУ 18 содержитмультиплексоры 78 и 79, регистр 80,узел 81 приращения, БП 82 микроко"манд (МК), регистр 83 МК,Блок 14 формирования адреса (БФА)содержит БП 84, вычитатель 85, узлы86 и 87 свертки по модулю М , сумматор 88, триггер 89, формирователь 90импульсов.БФА 15 содержит умножитель 91 исумматор 92,БФА 16 содержит умножитель 93 исумматор 94,БФА 17 содержит сумматоры 95 и 96и мультиплексоры 97 и 98.Блок 11 содержит БП 99 и сумматор 100.Блок-схема алгоритма включает блоки 101-111.Узлы свертки по модулю Ммогутбыть выполнены на базе сумматора помодулю М + с нулевым сигналом на втором входе или на базе ПЗУ; при конкретной реализации некоторые элементы, например 87 и 88, могут бьггьобъединены. Узел 8 может быть реализован на базе сумматора. Коммутаторы могут быть реализованы, например, на базе трехстабильных элемен"тов К 155 ЛП 8, причем их разрядностьопределяется разрядностью передаваемой информации, Генератор 51 можетбыть реализован по известным правилам.При реализации устройства на конкретной элементной базе может возник 5нуть необходимость в дополнительноминвертировании или задержке отдельныхсигналов, причем как инверторы, таки элементы задержки, конструктивномогут входить в состав используемыхмикросхем или быть выполнены как отдельные элементы,Первый управляющий вход БП - входзаписи-чтения, а второй - вход выборки, однако при использовании конкретных микросхем ОЗУ указанные сигналымогут отличаться (для некоторых типов микросхем ОЗУ) от собственно сигналов выборки и режима микросхемы,которые в этом случае могут быть сФор мированы на основе подаваемых управляющих сигналов. В других случаях первый и второй управляющие сигналы могут использоваться непосредственно.Вьмод Т генератора 51 подключен 25к синхровходу триггера,43, выход Тгенератора 51 подключен к одному информационному входу мультиплексора 2,вьмЬд Т генератора 51 подключен кпервому информационному входу мультиплексоров 1 и 6, первому входу БФА 14,синхровходам регистров 3 1,32,33,34,35 и 39, информационному входу коммутатора 53, младшему разряду информационного входа демультиплексора 13и через формирователь 57 к вторым управляющим входам БП 24, 19 и 20, Подключение входов и вьмодов БМУ 18 описано в таблице. Выход мультиплексора1 подключен к счетному входу счетчика 40 и синхровходам регистров 28 и29, выход мультиплексора 2 подключенк .счетному входу счетчика 41 и к синхровходу регистра 30, вьмод элементаИ 46 подключен к счетному входу счетчика 42 и через формирователь 58 квходу модификации статуса блоков памяти БЗИ 26, выход счетчика 40 подключен к информационному входу регистра 28 и к второму информационному БОвходу мультиплексора 3, выход которого подключен к адресному входу БП 19,выход регистра 28 подключен к информационному входу регистра 29, выходкоторого подключен к первому информационному входу мультиплексора 3,адресный вход которого соединен спервым управляющим входом БП 19 иподключен к полю 18,7 выхода БМУ 18 14196174(таблица), выход переполнения счетчика 40 подключен к другому информ;ционному входу мультиплексора 2 ипервому информационному входу мультиплексора 5, выход счетчика 41 подключен к информационному входу регистра 30 и к второму информационному входу мультиплексора 4, первыйинформационный вход которого подключен к выходу регистра 30, выходысчетчиков 40 и 4 1 подключены соответственно к первому и второму входамБФА 15, выход которого подключен кинформационному входу регистра 31,выход регистра 3 1 подключен к информационному входу регистра 32, выходмультиплексора 4 подключен к адресному входу БП 20, перньп управляющийвход которого соединен с адреснымвходом мультиплексора 4, первый управляющий вход БП 24 подключен к полю 18,1 выхода БМУ 18, выход БП 19подключен к информационному входу регистра 39, выходы мультиплексоров 8и 9 подключены к информационным входам регистров соответственно 33 и 34,выходы которых подключены к первомуи второму входам умножителя 50, выход которого подключен к первому входу сумматора 49, второй вход и выходкоторого подключены соответственно квыходу мультиплексора 7 и к информационному входу регистра 35, выходкоторого подключен к первому информационному входу мультиплексора 7 ик старшим разрядам информационноговхода демультиплексора, старшие разряды выходов с первого по шестой которого подключены соответственно кинформационным входам регистров 36-38,информационному входу БП 20, информационному входу БП 19, информационному входу коммутатора 52, младшие разряды первого, второго и третьего выходов демультиплексора 13 подключенык синхровходам регистров соответственно 36-38, входы с первого по четвертый мультиплексора 8 подключенысоответственно к выходам БП 21,25,22 и 24, входы с первого по пятыймультиплексора 5 подключены соответственно к выходам БП 20 и 23 и регистров 36-38, выход БФА 11 подключен к адресным входам БП 21 и 25,первый выход БФА 14 подключен к адресному входу БП 22, выход БФЛ 16подключен к адресному входу БП 23,первый и второй выходы БФА 17 под 1439617ключены соответственно к адреснымвходам мультиплексоров 8 и 9, выходрегистра 32 подключен к информационному входу элемента 54, выходы коммутаторов 52-54 подключены соответственно к входам информационному,строба записи и адреса записи БЗИ 26,входы строба чтения и адреса чтениякоторого подключены соответственно 1 Ок входам 63 и 62 устройства, выходБЗИ 26 подключен к выходу 64 устройства, В-й вход группы 61 подключен кВ-му информационному входу мультиплексора 10, (В=1-9), выход которого 15подключен к информационному входуБП 24, выход счетчика 42 подключенпервым входам БФА 11 и 15 и к вто, ому входу БфА 14, третий и четвертыйвходы которого подключены соответст Овенно к входу 60 устройства и к выходу счетчика 41,Выход коммутатора 52 подключен кинформационным входам БП 65, выходыкоторых через коммутаторы 67 подключены к выходу 64 устройства, выходкоммутатора 54 подключен к первым информационным входам мультиплексоров66, выходы которых подключены .к адресным входам соответствующих БП 65, 30первый управляющий вход М-го БП 65подключен к М-му выходу дешифратора73 и соединен с управляющим входомМ-го коммутатора 67 и адресным входом М-го мультиплексора 67, а такжес первым входом первой группц входовМ-го элемента 2 И-ИЛИр выход которогоподключен к второму управляющему входу М-го БП 65, М=1, М +1, первый входвторой группы М-го элемента 2 И-ИЛИ 4 Оподключен к выходу М-й схемы 69 сравнения, вторые входы схем 69 сравненияподключены к входу 62 устройства(старшим разрядам), младшие разрядывхода 62 устройства подключены к вторым информационным входам мультиплек"соров 66, выход счетчика 74 подключенк входу дешифратора 73, М-й выход которого подключен к первому входу М-гоИ второму входу ( (М+ 1) шоС 1(Ма+ 1) ) -Го 5 Оэлементов ИЛИ 72 и к адресному входуМ-го мультиплексора 70, выход М-гоэлемента ИЛИ 72 подключен к входу выборки М-го регистра 71, входы начальной установки разрядов которого подключены к входу 59 устройства в соот-ветствии с требуемым начальным состоянием, выход формирователя 58 подключен к счетному входу счетчика 74 и через формирователь 77 - к синхровходам регистров 71, выход М-го мультиплексора 70 подключен к информационному входу М-го регистра 71, выход которого подключен к второму входу М-й схемы 69 сравнения, первому ин" формационному входу М+1)тос 1(М+ 1 го мультиплексора 70 и к второму информационному входу М)восо(Мд+ 1-го мультиплексора 70, вход 63 устройства через формирователь 75 подключен к вторым входам второй группы элементов 68, выход элемента 53 через формирователь 76 подключен к вторым входам первой группы элементов 68, вход 59 устройства подключен к входам начальной установки разрядов счетчика 74,Допустим в пространстве заданы некоторая основная система координат (ОСК) и вращающаяся система координат (ВСК), которая получается из ОСК путем вращения ОСК вокруг осей ОХ, 07 и ОЕ, причем положение ВСК относительно ОСК описывается следующим .образом: повернем ОСК на угол Ф вокруг оси ОЕ. Получившуюся систему ко ординат обозначим ПСК . - повернутая система координат. ПСК задает равновесное положение ВСК относительно ОСК, При этом имеют место непрерывные ко-лебания ВСК относительно ПСК (т.е, повороты на небольшие углы вокруг/осей ОХРРОУ и ОЕ ПСК), которые описываются матрицей вращений А, связывающей ОСК н ВСК, В ОСК задано множество из М векторов йР =(и Р, ЬРй, и Р) у где Т - символ транспортирования, Р = О, Мз -1 С ВСК жестко связано множество из к 1 точек, расположенных симметрично относительно оси ОЕ ВСК, например, принадлежащих поверхности цилиндра или УСеченной сферы. В. ряде специальных задач для каждого Р требуется рассчитать Нфункций. где г - радиус-вектор К -й точкиР Рв ВСК; КР является функцией от Р и К, К=О, Ир- относительный номер точки в Р-м подмножестве точек. Совокупнссть функций зз рассчитанных ипн Рой, М -1 и К О, Я, образует матрицу функций Т = ( 2 щ) размерности М кИ р причем для счета каждой строки матрицы Т требуется формирование подмножества из К векторов РР в14 19617 8)прн .1 . , П,- н,: , П- параметр К=О, ,тгденоРасчет по формулам (3) и (4) позволяет для любого Р осуществить выборподмножества точек, требуемого длярасчета Р-й строки матрицы Т,Введем обозначения;(2) соответствии со слглуюнвуми сотшшсвиями,Вектор 1.,р может быть представлен следующим образом:(М й ру 2 кр - декартовы арсоэ ЧГ ЙР барр 55 Чр- сфеРические координаты К йв 1 п Ю точки в ВСК. Параметр т является функцией только от 1 Г (пт я цилиндра) или постоянен (для сФеры), параметр 15 Р ,1 Г 1 р Ч задает положение 1 -го кольца (для И =И 11 +М (Зр цйлиндра) или 1 р-й параллепи (для сферы) параметр (Р задает положение Анализ (1) - (11) позволяет предло 5 О ( -го столба (для цилиндра) или 1 -го жить следующий алгоритм расчета матР меридиана (для сферы), При этом для 20 Р"цц е любых 1 значение Юзависит только Р - . УРРасчет Ир по формуле (6) и запись от 1для любых 1 значение Ч зави- компонент в регистры 36-38.1 сит топько от 1 для любых 1 эначеРасчет Ь по формуле р УГ ние У; зависит только от 1 р и изменя- Ь = Н 2; (12) ется с шагом дЧ. Таким образом, координаты К -й точки однозначно определяютдля 1 = О,М -1 и запись результатов в БП 19.3 - р, с ся значениями 1 р и 1 р, Параметры 1 р и 1.(рассчитываю ф му рас читываются по формуле Расчет У;Р по формуле (11) дляО, М -1 и запись результатов в3 Р = 3 Нр +;в (3) 30 БП 20,Лр = 1 Рн РР/дР. Дд+ 1)рй,Д (4) Расчетпо формуле где Х 1 - целая у 1 асть числа Х; св, - рв и,в + Ьу ( З)- О, МЧ- относительный номер па- для всех К=О, Мвт,е, 3 = О, М,-1, раметра 1 р в Р-м подмножестве; - О, М -1) и запись результатов вО, М 5- 1 - относительный номер ЗБ блок 26. параметра 1 р в Р-м подмножестве; Повторение всех расчетов для- начальное смещение по 3 для р 3-1заданного Р 1 - начальное смещение р нРВычисления в укаэанной последовапо 1 для заданного Р рассчитанное 5тельности осуществляются периодически для Ч= О, 40 после записи текущих значений матрицыА с входов 61 устройства в БП 24Величины 1 и 1 рассчитываются нр нрРассмотрим функциональное наэназаранее и хранятся соответственно с ,чение блоков памяти, входящих в сос- БП 99 и БП 84. Для случая сферы тав устройства. Знр 605 П-М в зависимости от Р, где 45 ( П - количество параллелей; для цилиндБП 19 предназ начен ля запоминаРа 1 Р =О, М, - количество точек в од ния величин ЬГ, вычисленных. в сооттетствии с (12), Его объем равен М ном столбе (М;-П) . Параметр 1 е 0 М -1Снр (. р слов.где М- количество точек в одной паРаллели (или количество меридианов 50 . Реднаэначен для запоминадля сферы) или количество точек в од- ния величин ц;р, вычисленных в соотном кольце (для цилиндра), Величина ветствии с (11(. Его объем равен М Р/дГ 1 поступает с входа 60 устройстслов, ва и задается например, например, при настроииБП 21 предназначен для хранения не устройства. Относнтельный номер 55величин 2, Его объем авен П сло(1 = 0 П) точки в подмножестве может быть рассчитан по формуле:БП 22 предназначен для хранениявеличин (1 и П ( Р= О, Г(-1).К= 1 М,+ Его объем равен 2, слов, Величины14396Ои 11 располагаются в двух пос 1 Р гРледовательных ячейках памяти,Бй 13 предназначен дпя хранениявекторов й ддя р О, Мз-, Его объемравен ЗМз слов, Компоненты пР пги расположены в трех последовательРзных ячейках памяти.БП 24 предназначен для запоминания значений элементов матрицы А,Его объем - 9 слов. Элементы матрицымогут быть записаны, например, постолбцам.БП 25 презназначен для хранениявеличин Чур. Его объем равен П слов,БЗИ 26 предназначен для записи,хранения и выдачи значений Г(Р=О,М, - 1, КО,М). КонструкцияБЗИ 26 позволяет осуществлять одновременную запись новых (соответствующих новому значению матрицы А) величин Гк и считывание ранее вычисленных старых значенийдля любого Р;БЗИ 26 состоит из Мз+ 1 БП 65 объемомпо И слов, Каждый БП 65 содержит И 25г 1значенийРк (К=О, Мп) для некоторого Р (т,е. некоторую строку матрицы.Т) . При этом в любой момент временйМэ БП 65 работает в режиме чтения ииз них могут быть считаны значения ЗОс,к для Р=О, Мд, соответствующиестарому значению матрицы А. Один изБП 65 находится в режиме записи (ре"зервный блок) и в него записываютсяновые, т.е. вычисляемые для принятого в данном периоде Т 1 значения матрицы А, значения для некоторого Р.В течение периода Т, происходят вычисление и запись в БП 65 значенийз для всех Р=О Мз. В процессе 40Рк рработы статус резервного поочередноприсваивается каждому из БП 65. Скаждым БП 65 группы связан один изрегистров 71 группы, в котором указанномер (Р)строки матрицы Т, элементыкоторой записаны в данном БП 65 вмомент обращений, или код резервногоблока, который указывает, что в этотблок записываются. вычисляемые значения Рк50На вход счетчика 74 БЗИ 26 посту.лют импульсы, поступление которыхозначает, что очередная строка матрицы Т вычислена и записана. в резервный БП 65. По этим импульсам происходит модификация статуса БП 65 по следующему алгоритму: пусть в резервныйБП 65 в данном цикле.записываются элементы Р-й строки матрицы Т (в этом 17 10же цикле одновременно могут быть считаны старые значения элементов Р-й строки матрицы Т из некоторого БП 65 с номером Р в соответствующем регистре 7 1) . По окончании записи элементов Р-й строки в резервный БП 65 (т.е, в следующем цикле) в регистр 71, соответствующий этому БП 65, записывается код "Р", т.е. при обращении к элементам Р-й строки информация считывается из этого блока, а БП 65, в котором записаны старые значения элементов Р-й строки матрицы А, приобретает статус резервного (в соответствующий регистр 71 записывается код "КЕ") и в него записываются элементы (Р+ 1)тпой Мд строки матрицы Т.Такая замена осуществляется циклически для всех Р; правильная синхронизация обеспечивается тем, что импульс модификации статуса БП 65 вырабатывается при поступлении импульса с выхода элемента И 46, по которому Р=(Р+1)вой М . Для резервного БП 65 соответствующий выход дешифратора 73 - единичный, что обеспечивает выборку тех регистров 71 группы, информация в которых должна быть изменена и задает режим коммутации мультиплексоров 70 группы. При логической единице на адресном входе мультиплексора 70,М на его выходе - содержимое регистра 71.М+ 1, т.е. регистра 71.М(сложение и вычитание по шой(Мз +1 . Информация в регистры записывается по сигналу с выхода формирователя 77 импульсов.1 Рассмотрим теперь вопросы управле" ния записью и чтением информации.Режим работы М-го БП определяется состоянием М-го выхода дешифратора: 0 - чтение, 1 - запись, при этом на выход 64 устройства могут быть подключены только блоки, работающие в режиме чтения. Для резервного блока элемент 67 закрыт. Состояние выхода дешифратора определяет также адрес, поступающий на адресный вход данного БП 65, Для резервного БП 65 на адрес" ный вход подается адрес с выхода коммутатора 54. Для остальных БП 65 на адресный вход подаются младшие разряды адреса с входа 62 устройства, представляющие собой относительный номер элемента в строке. Старшие раз ряды адреса, представляющие собой номер строки (Р), поступают с входа1439662 устройства на первые входы схем 69сравнения группы,Адреса с входа 62 или с выхода коммутатора 54 сопровождаются стробамисоответственно с входа 63 устройстваи с выхода коммутатора 53, Стробы через формирователи 75 и 76 подаются напервые входы элементов И элемента2 И-ИЛИ. При этом для резервного блока 1 О65 памяти строб с выхода формирователя 75 проходит так, как соответствующий разряд дешифратора - в единице.Строб чтения с выхода формирователя75 проходит на вход выборки того 151 БП 65, в который в момент обращениязаписана требуемая строка. При наличиисигналов записи-чтения и выборки происходит запись (чтение) информации,Формирователи 75 и 76 предназначены 20для обеспечения требуемых параметровимпульса на входе выборки блока памя,ти, а также обеспечивают задержкуимпульса, необходимую для устойчивой1 записи информации, формирователь 77 251 обеспечивает надежную модификацию1 статуса блоков.Рассмотрим Йримеры реализации БФА.БФА 11 предназначен для адресацииблоков 21 и 25 памяти, БП 99 содержит 30значения 1 яр, вычисленные для всех Р.Сумматор 100 осуществляет расчет поформуле (3),БФА 14 през наз начен для адресацииблока 22 памяти.БП 84 содержит значения , вычисленные для всех РБФА 14 работает следующим образом:при заданной организации БП 22 адресвеличины гг равен 21, адрес величины гг; равен 2 х +1. Элементы 84-88осуществляют расчет 1, формированиеудвоенного значения осуществляетсямонтажно - сдвигом влево на один разряд. Младший разряд адреса формируется на счетном триггере 89, которыйобеспечивает выборку гг; и гг; эадва последовательных такта Т. Правильная последовательность выборки обес-,печивается начальной установкой триг Огера 89.17 12БФА 11, 15 и 16 могут быть легкореализованы на базе ПЗУ,БФА 17 формирует адреса, поступающие на адресные входы мультиплексоров7 и 9.В зависимости от значения управляющего сигнала 18.18 БФА 17 или пропускает без изменения на адресныевходы мультиплексоров 7 и 9 значения,заданные в полях соответственно 18,8и 18.3 БМУ, или модифицирует их спериодом Тэ в соответствии с состоянием триггера 89. Модификация заключается в прибавлении содержимого триггера 89 к значениям, заданным в полях 18.8 и 18.3Рассмотрим функциональное назна.чение полей Б 1 Р 18,В таблице приведен пример кодировки полей микрокоманд (МК).Микропрограмма работы устройствасоставляется в соответствии с блоксхемой алгоритма (фиг.9) с использованием введенной кодировки МК.Блоки алгоритма (фиг9) имеют следующий смысл: 101102 103 104 105106107108109110 начальная установка устройства;проверка: ЛУА=1прием матрицы А;расчет вектора Ур,задание режима для расчета Ь; управление передаетсяаппаратным средствам; расчет и запоминание Ьг дляО,М,-1, возврат управления БМУ 18;задануе режима для расчета гг;, управлениейередается апйаратным средствам; расчет и запоминание 0 для всех 1 = О, М, возврат управления БМУ 18;задание режима для расчета Г управление передается аппаратным средствам; расчет и запоминаниедля всех К=О, И -1, Р=Р+1, возврат управления БМУ 18; проверка; ЛУК=1 - , БФА 15 формирует адрес записив БЗИ 26, Требуемый адрес вычисляется в соответствии с (5),БФА 16 формирует адрес компонентвектора й в соответствии с выраже нием А = 3 Р + С, где С - значениеполя 18,16,В дальнейшем при описании работы 55устройства используется введенная кодировка, причем выражение 18,Н;=хххозначает, что поле 18.Н принимаетзначение ххх. В целях упрощения указываются только поля, наиболее существеццье л рассматриваемом такте, Приэтом значения остальных полей л данном такте могут принимать значенияиз числа дапустимьгх (таблица) и непротиворечащих значениям полей, указанных янно.Устройство работает следующим образом.В устройстве реализован следующийпринцип управления: общее управлениеработой устройства и вычислительнымпроцессом осуществляет БМУ 18, однакочасть вычислений, характеризующаясябольщим количеством повторяющихся 15операций, выполняется под управлением аппаратных средств. Цля переходак такому режиму вычислений очереднаяМК БИУ 18 задает необходимую коммутацию операндов и результата, требуемую частоту синхроимпульсов и другиенеобходимые параметры и блокируетпрохождение сицхроимпульсов ца син-хровхад БМУ 18. БМУ 18 приостанавливает слою работу до тех пор, пока не 25закончится требуемый цикл вычислений(при этом ца ега выходе находится МК,задающая необходимый режим вычислений), По оконцании цикла сигнал запуска устанавливает триггер 45 в едицицу и на сицхролход БМУ 18 поступаеточередной синхроимпульс, выбирающийследующую МК,Работа устройства осуществляетсяв соответствии с алгоритмом. 35По сигналу начальной установки(НУ), поступающему с входа 59 устройства, который мажет вырабатыватьсяпри включении питания или подаватьсяв требуемые моменты времени, элементы устройства устанавливаются в начальное состояние: триггер 45 устанавливается в единицу, регистры 80и 83 БМУ 18 - нулевое состояние, генератор 51 - в начальное состояние, 4 Бсчетчик 74 - в состояние М регистры 71,1 71,М, 71.И+1 - в состояния соответственна "О"," 1""М -1", "КЕ", где ЪЕ" - код резервного блока памяти, не совпадающий ци б 0с одним из кодов 0-"М - 1",Такая начальцая установка регистров и счетчика может быть достигнутаза счет соответствующей коммутациисигнала НУ па входам установки в единицу или установки в ноль требуемыхразрядов,Па окончании сигнала НУ г. выходовгенератора 51 начинают поступать синхроимцульсы Т, Т Тд, Неличиц периода Т достаточна для выполнения операций приема налога значения матрицы А и вычисления матриць Т, лели- чина периода Т достаточна для выполнения операции вида дь на элементах 49 и 50 с учетом совмещенного с вычислениями Формирования адреса и выборки операндов из памяти, Т 2 Т (фиг, 10), По синхроимпульсу Т на выход БМУ 18 поступает первая микро- команда, которая обеспечивает проверку ЛУА с выхода триггера 43. При этом ПрЛУ 510, АП = ( адрес первой микро- команды блока 103 ); 18,10;=0;18 . 1 1 ф 00; 18 . 12:О; 18 . 15:О;18,9:1. Если ЛУА 0 (триггер 43 в нуле), то выбирается следующая МК, которая осуществляет безусловный переход на МК проверки ЛУА (ПрЛУ = 01, АП = ( адрес первой МК блока 102), т,е. переход по адресу, заданному в поле АП на первую МК блока 103, Синхроимпульс Т, устанавливает триггер 43 в единицу, вследствие чего счетчик 42 устанавливается в ноль, по синхроимпульсу Т осуществляется пе реход на первую МК блока 103, Блок 103 содержит последовательность МК, в результате выполнения которой осуществляются прием новых значений матрицы А и сброс триггеров 43 и 44.Последовательность содержит 9 МК, в которых заданы следующие значения полей: 18,10:О; ПрЛУ 00; 18.2:=код адреса от 0 до 8); 18.1;1; 18.14;1;18,11;00; 18,12:Оф 1815:Оф18.9:1. Таким образом, триггеры 43 и 44 обнуляются, БП 24,- в режиме записи, информация с входов 61 выбирается в соответствии со значением адреса записи (18.2) и записывается в БП 24 по сигналу с .выхода формирователя 57 импульсов. После приема новых значений матрицы А начинается выполнение блока 104, который содержит последовательность МК, обеспечивающую расчет компонент вектора М (в данном случае, Р 0), Поля МК принимают следующие значения: 18.10:О; ПрЛУ:=00; 18,2; с код адреса от 0 до 8 );18.1:О; 18.4;00; 18,3:011; 18.18:О; 18,13,:1 у 18,14; 0; 18,15,; 0;18.16:00,01,10 р 18.9 =1; 18.8:личные значения в разных тактах Тчто и указано при описации форматаМК, Такие обозначения используютсяи в дальнейшем,Таким образом, БП 24 - в режимечтения, информация с выхода БП 24записывается в регистр 33 (адрес считывания задается в поле 18,2); информация с выхода БП 23 считывается по 1 Оадресу, формируемому в БФЛ 16, и записывается в регистр 34. Результатывычислений записываются в регистр 35и через демультиплексор 13 в один изрегистров 36-38. Демультиплексор 13 15коммутирует на информационные входырегистров 36-38 информацию с выходарегистра 35 а на синхровходы регистров 36-38 - синхроимпульсы Тз . Приэтом коммутация на входы регистров 203638 осуществляется в тех тактах,когда в регистр 35 записаны значения,соответственно 1., И . и М , чтообеспечивает правильную запйсь иханение значений компонент вектора И, 25При расчете вектора И важную роль. 1 играет также мультиплексор 7, которыйпри вычислении компонент вектора подаеФ на один из входов сумматора 49или нулевой код с входа 12 устройст- зпва, или значение частичной суммы свыхода регистра 35. В качестве примера рассмотрим вычисление И, . По синхроимпульсу Т на адресный вход БП 24 поступает адрес элемента а, , а адресный вход БП 23 адрес с выхода БФА 16, по которому выбирается и ,. Следующим синхроимпульсом значения а и и , заносятся 40 в регистры 33 н 34 соответственно. На выходе мультиплексора 7 - нулевой код. По следующему синхроимпульсу в регистры 33 и 34 заносятся значения аи и р а в регистр 35 - значение п р 45 которое через мультиплексор 7 подаетсяна один из входов сумматора 49. В следующем такте в регистры 33 и 34 заносятся значения а, и и , в регистр 35 - значение ап Р, + ап, ко торое через мультиплексор 7 подается на один из входов сумматора 49.По следующему синхроимпульсу в регистр 35 записывается результат вычис.ф 55 + азп, демультиплексор 13 подклю-.3чает регистр 35 на вход регистра 36. Следующий синхроимпульс записывает в регистр 36 значение Ир, и отключает регистр 36 по входу (таким образом И, в регистре 36 хранится до тех пор, пока це будет рассчитано И, цля следующего Р), аналогично вычисляются значения Ии Ир. Для повышения быстродействия допустимо совмещение записи результата вычислений и вычисл.ниц первого произведения для следующей компоненты.По окончании выполнения последовательности МК блока 104 в регистры 36-38 записаны значения соответственно ИИ и Ир. Счетчики 40 и 41 установлеЙы вПо очередному сицхроимпульсу Тэ осуществляется переход к блоку 105. На выходе БМУ 18 появляется МК, задания режима поля которой принимают следующие значения:поле 18.10 устанавлива.ется в единицу, что приводит и к установке в ноль триггера 45 и подключает логический ноль на синхровходБМУ 18, поля 18.19:=О; 18.12:=1; 18,11:=00; 18,7;=1 (на адресный вход БП 19 подключен регистр 29); 18.6:=0;1818: =0; 18,3: =010; 188;=01;18.4: =1 О," 18. 5: =011; 18. 9: =1; 18. 5:=0;18.13:=О, Таким образом, информация с выхода БП 21 записывается в регистр 33, в регистр 34 записывается М , на одном входе сумматора 49 - нулейой код. Адрес БП 21 формируется на БФЛ 11 аналогично описанному, результат вычислеций записывается в БП 19 через демуль 1 иплексор 13 по сигналу с выхода формирователя 57, На счетный вход счетчика 40 поступают синхроимпульсы с выхода мультиплексора 1, вследствие чего счетчик изменяет свое состояние от 0 до М,-1, т,е, 3 =О М 1-1, что обеспечивает расчет всех Ь Р для заданного Р. По сигналу переполнения счетчика 40 триггер 45 устанавливается в единицу, что подключает синхроимпульсы Т ца синхровход БМУ 18, При этом в регистр 28 записан адрес последнего вычисляемого Ь, а в регистр 33 - последнее зцачецце Е. По следующему синхроимпульсу Т результат вычислений записывается н регистр 35, адрес записи переписывается в регистр 29, а на выходе БМУ 18 появляется следующая МК, блокирующая прохождение синхроиипульсов ца счетный вход счетчика 40 (18,12;= О), поле 18,10;=Ор поле 18,7=1 (т.е, БП 19 продолжает находиться в режиме записи), последний результат Ь 1 записывается в БП