Устройство для вычисления нелинейных интегральных операторов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 1)4 СО ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОБРЕТЕНИЯ ПИСАН ТЕЛЬСТВУ К АВТОРСКОМ хнический и и Инсти энергетик Абдусатаровалов,имов ьство ССС 64, 1980. тво СССР 64, 1973. ЫЧИСЛЕНИЯ НЕЛИПЕРАТОРОВсится к цифровойе и применяетсяных уравненийа в задачах,1(71) Ташкентский политинститут им. А, Р. Бирпроблем моделированияАН УССР(54) УСТРОЙСТВО ДЛЯ НЕЙНЫХ ИНТЕГРАЛЬНЫХ (57) Изобретение отн вычислительной техни для решения интеграл Вольтерра-Гаммерштей 801424 связанных с расчетом прохождения сигналов в линиях связи, теплопереноса и т.д. Целью изобретения является повышение точности вычислений и быстродействия. Устройство содержит регистр 1 шага, первый блок элементов И 2, первый накапливающий сумматор 3, первый блок сравнения 4, регистр 5 граничного значения, второй и третий блоки элементов И 6, 7, блок 8 вычисления ядра уравнения, четвертый блок элементов И 9, второй накапливающий сумматор 10, блок 11 вычисления подынтегральной функции, первый блок умножения 12, второй блок сравнения 13, второй блок умножения 14, элемент ИЛИ 15, элемент НЕ 16, первый коммутатор 17, пятый блок элементов И 18, элементезадержки 19, блок 20 сдвига, второй коммутатор 21, шестой блок элементов И 22, блок 23 элементов ИЛИ, третий накапливающий сумматор 24, 2 ил.Изобретение относится к цифровойвичислительной технике и может найтиприменение в составе специализированного вычислительного устройства для5вычисления интегральных операторовВольтерра - Гаммерштейна с ядрами общего вида для решения задач анализаи оптимизации нелинейных электрических цепей, измерения и контроля параметров, моделирования, управления ирегулирования объектов и процессов,связанных с преобразованием и передачей энергии, например преобразованиеэнергии в различных датчиках, прохождение сигналов в линиях связи, явлениятепло- имассоперецоса, химические:и ядерные превращения ,и т,д.Цель изобретения - повышение точности вычислений и быстродействия.ца Фиг, 1 представлена структурнаясхема предлагаемого устройства; наФиг. 2 - временная диаграмма работыблоков устройства.Устройство содержит регистр 1 25шага, первый блок 2 элементов И,перззьп 1 накапливап)щий сумматор 3, первый блок 4 сравнения, регистр 5 граничного значения, второй 6 и третий7 блоки элементов И, блок 8 вычисле 30ция дра ураззнеция, четвертый блок9 элементов И, второй накапливающийсутппзатор 10, блок 11 )зьгшслецня подьштегральцой суцкзцш, первый блок 12умножения, второй блок 13 сравнения, второй блок 14 умножения, элемент 35ИЛИ 15, элемент ПГп 16, перззьпз коммутатор 17, пятый блок 18 элементовИ, элемент 19 задержки, блок 20 сдвига, второй коммутатор 21, шестой блок22 элементов И, блок 23 элементовИЛИ, третий накачлива)ощий сумматор24,Описание Физических процессов прирешении задач сводится к решению нелинейного интегрального уравненияВольтерра-Гаммерштейца 2-го родау(1) -1 с(,э)ГУ(э)с 1 я = Г(с), (1)ссгде у(Г) - исследуемьпз сигнал,50к(1:, э) - ядро интегрального уравнения, которое несет информацию об исследуемом объекте,"Г - заданная нелинейная Функция55з.(г) - отклик объекта на исследуемый сигнал;время.ЭфФективность реп)ения интегральцого уравнения (1) зависит от того, насколько успешно будет реализован входящий в него интегральный оператор 9=К(с,в)Рф(я)йя, (2) От успешной реализации интегрального оператора зависит производительность и экономичность сепциализированных процессора и устройства, реализующих интегральный оператор и уравнение Вольтерра-Гаммерштейна.В устройстве реализуется квадратурный метод численной реализации интегрального оператора (2) посредствОм расчетного выражения У(;)= Ь А 1()Г Ф(1)3, (3) ,).о05 прид=0,3=1; где А1 при О ( з ( з., т,е, реализуются квадратурная формула трапеций с шагом дискретизации Ь = сопят,Устройство работает следующим образом.Перед началом работы значение шага Ь заносится в первый регистр 1, а значение Ь верхней границы интегрального оператора - в регистр 5,Все остальные операционные блоки устанавливаются в "0", После подачи управляющего сигнала Пуск" на шину "Выдача кода" первого 3 и второго 10 накапливающих сумматоров (первый такт работы процессора) значениео - 0 с сузпчатора 3 поступает на первый вход первого блока 11 сравнения, на второй вход которого с регистра 5 поступает значение Ь) в результате этого в первом блоке 4 сравнения выполняется сравнение с с Ь, Одновременно значение переменной= е = 0 поступает ца первый вход второго блока 13 сраззцеция, на второй вход ко. торого с накапливающего сумматора 10 поступает значение переменной1 а - О, в результате чего на втором блоке 13 сравнения происходит сравнение переменной 1 = С с переменнойТп . Кроме того, одновременно значение переменной ); = 0 поступает ца п-входовый элемент ИЛИ 15 (на выходе которого в результате выполнения логической операции ИЛИ вырабатывается нулевой сигнал, выполняющий51015 20 25 30 35 40 45 50 55 функции управления) и на вход блока11 (в нем вычисляется значение нелинейной функции Г ( )1,Во втором такте в первом умножителе 12 выполняется умножение значения шага Ь, поступающего с регистра1, на значение налинейной функцииР Ч (Т,) 1, поступающей с блока 11,В результате получаем значение произведения Ь з Р ф(г.,), а значенияпеременных С = 0 и С = 0 черезоткрытые управляющим сигналомЬс первого выхода первого блока 4сравнения второй 6 и третий 7 блокиэлементов И проходят на, блок 8, врезультате чего в нем вычисляетсязначение ядра Е(1, С,), Одновременно управляющий сигнал С = Т;(11) поступает на вход элемента 19задержки, на пину сброса третьегонакапливающего сумматора, на первыевходы первого 17 и второго 21 коммутаторов и открывает первый блок 2элементов И, в результате чего напервом накапливающем сумматоре 3 вычисляется г. = с = 1, + Ь = Ь.В третьем такте в первом блоке 4сравнения выполняется сравнениеС = Т с Ь, во втором блоке 13 сравнения - с с С, в блоке 11 вычисляется значение нелинейной функцииР ф(С), а на втором умножителе 14произведение Ье 1 с(,р,)х Г 4 (о)В четвертом такте через открытыйуправляющим сигналом С (с первого выхода второго блока сравнения четвертый блок 9 элементов И значение шага Ь поступает на второй накапливающий сумматор 10, где вычисляется значение== С, + Ь = Ь, в блоке8 вычисляется значение ядра (,1,О ),в первом умножителе 12 - произведение ЬеРК(Т,) , в блоке 20 сдвигавыполняется сдвиг на один разряд вв сторону мпадших разрядов значенияпроизведения Ь 1 с(Т,С,) Рф(Т ),в результате чего указанное значениепроизведения умножается на коэффициент Аз = 0,5В пятом такте в первом блоке 4сравнения выполняется сравнениес Ь, во втором блоке 13 сравнения г. = С с С = Т , в блоке 11везтисляется значение Ртзтс,)1, вовтором умножителе 14 - произведениеЬ 1 с(с, г.) Г(е ), а в третьемнакапливающем сумматоре 24 - значениефункции Ф(о) = 0,5 Ь 1 с(г.о, ю)., Г У ( ) . Через время задержки достаточное для фиксации и выдачи результата, с элемента 19 задержки на шину сброса выходного накапливающего сумматора 24 поступает управляющий сигнал, который очищает и подготавливает его к вычислению следующего значения оператора (С ).Таким образом, цикл работы устройства состоит из пяти тактов, Работа его иллюстрируется временной диаграммой (фиг. 2).Как видно из временной диграммы, распараллеливание вычислительного процесса позволяет вычислять один член суммы1,) Ь А 1 с(1 , ) ГЯ(о)13 еО за время Т= 5 И. 41, где И - номерузла дискретизации, ьС - квант времени, определяемый временем обработкиинформации в самом медленнодействующем операционном блоке устройства,Однако после заполнения всех операционных блоков информацией время выдачирезультата вычисления одного членасуммы за счет перекрытия циклов работы будет составлять Т д = 2ИЮ,т.еустановившаяся производительностьустройства будет всего лишь примернов два раза меньше производительностиего самого медленнодействующего операционного блока,Формула изобретения Устройство для вычисления нелинейных интегральных операторов, содержащее элемент НЕ, регистр шага, регистр граничного значения и блок вычисления подынтегральной функции, о т л и ч аю щ е е с я тем, что, с целью повышения точности вычислений и быстродействия, оно содержит шесть блоков элементов И, блок вычисления ядра управления, блок элементов ИЛИ, три накапливающих сумматора, элемент задержки, два блока умножения, элемент ИЛИ, два блока сравнения, два коммутатора, блок сдвига, причем выходы регистра шага соединены с входами первого сомножителя первого блока умножения и первыми входами первого блока элементов И, выходы которого соединены с входами первого накапливающего сум-. матора, выходы которого соединены с входами первой группы первого и втоВНИИПИ Заказ 4688/51 Ти аж 704 Подписное Произв.-полигр. пр-тие, г, Ужгород, ул. Проектная, 4 14240 рого блоков сравнения и первыми вхо дами второго блока элементов И; выходы регистра граничного значения соединены с входами второй группы первого блока сравнения, выход приз 5 нака "Больше" которого соединен с вторыми входами второго и третьего блоков элементов, а выход признака и 1 ФМеньше - с выходо. окончания вычисО лений устройства, выходы регистра шага соединены с первыми входами четвертого блока элементов И, выходы которого соединены с информационными входами второго накапливающего сумматора, выходы которого соединены с входами аргумента блока вычисления подынтегральной функции, входами второй группы второго блока сравнения, входами второй группы элементов ИЛИ и первыми входами третьего блока элементов И, выходы которого соединены с входами первого аргумента блока вычисления ядра управления, входы второго аргумента которого соединены . 25 с выходами второго блока элементовй, а выходы подключены к входам первого сомножителя второго блока умножения, выходы которого соединены с первыми входами пятого и шестого блоков элементов И, выходы блока вычисления ядра уравнения соединены с входами второго сомножйтеля первого блока умножения, выходы которого соединеныс входами второго сомножителя второгоблока умножения, первый выход второго блока сравнения соединен с первыми информационными входами первогои второго коммутаторов и вторым входом четвертого блока элементов И, выход признака "Меньше" блока сравнения соединен с входом сброса второгонакапливающего сумматора, вторымвходом первого блока элементов И,вторыми информационными входами первого и второго коммутаторов и входомэлемента НЕ, выход которого соединенс входом сброса третьего накапливающего сумматора, выходы которого подключены к информационным входам устройства, выход элемента ИЛИ соединенс первыми управляющими входами первого и второго коммутаторов и входомэлемента НЕ, выход которого подключенк вторым управляющим входам первогои второго коммутаторов, выход первого коммутатора соединен с вторым входом пятого блока элементов И, выходыкоторого через блок сдвига соединенс входами первой группы блока элементов ИЛИ, выходы которого соединеныс информационными входами третьегонакапливающего сумматора, выход второго коммутатора соединен с вторымвходом шестого блока элементов И.