Шейк-Сейкин

Номер патента: 1704117

Опубликовано: 07.01.1992

Авторы: Баранов, Боровков, Грин, Зуев, Нечипуренко, Шейк-Сейкин

МПК: G01S 13/28

Метки: многоканальное, сигналов, сложных

...на л/2 29 и АЦП 30.Блок б (фиг.7) содержит 2(.-входовыйкоммутатор 3 квадратурных каналов, квадраторы 32 и 33, сумматоры 34 и 35 и регист 3 Г ры 36 и 37.Блок 7 (фиг.8) содержит ключ 38. стековую линию 39 задержки, сумматор 40. регистр.л 1 блок 42 деления, умножитель 43,1 сть 14 раз гг тиршего коэффициентаггб Сжатя,Рабсто, всех узлов устройства управляе-, -инхрониздтср 8 вырабатывающий необг ,. ь,э си хросигналы. временныеъ .-.- л и.: ртепс,:.;.:Ны на фиг.9.: г;ТЕГ н .-; Тхг С Чд".ТНЫМ Сг, ТН 11 РОВдН,Е Л, ИМЕ от На ЕЕ ВЬХОДЕ ОтЛИЧаЮЩИЕСЯент.,:-.,"ьн е -з-.таты 1 г, Осуществляя предваг:. тел.,- эгто-ую расфльтровкуЕхОднпгО П" .Сод С чаСТОТдМИ 1 ал 1 Е 1ПОЛ.,МПрССтраНСТВЕгНЫХ КандЛОВ, Кажды из которых не "ет информацию с заданного...

Номер патента: 1315970

Опубликовано: 07.06.1987

Авторы: Перминов, Шейк-Сейкин

МПК: G06F 7/52

Метки: умножения

...разрядов в каждой п=п=4. Выражения (1-5), отображающие работу устройства, принимают вид 21=АйВгф (шой 2 );Ц =АВ+а, В 2гз=1 Ач+Ь г"2, (шой 2 ) р2=А, В,+а, В 2+Ь, Л, 2",(14) ения Устройство для умножения, содержащее четыре табличных умножителя и 30 семь сумматоров, причем вход младших разрядов первого сомножителя устройства является первым информационным входом первого табличного умножителя и соединен с первым информациончным входом второго табличного умно- жителя, второй информационный вход которого является входом старших разрядов второго сомножителя устройства и соединен с первым информационным входом третьего табличного умножителя, второй информационный вход которого является входом старших разрядов первого сомножителя устройства и...

Номер патента: 1022157

Опубликовано: 07.06.1983

Авторы: Нечипуренко, Шейк-Сейкин

МПК: G06F 7/54

Метки: асинхронное, деления, матричное

...К-й буферного регистра дели теля соответствейно, выходы разрядов с нулевого по (3-. 1)-й буферного регистра частного подключены к входам разрядов с 1."го по К+1)-й региСтра частного соответственно, выход 55 Х-го разряда подключен к входу (1.-Ю)- го разряда регистра частного.и первому входу (3+1)"го узла свертки по 57 4модулю два, выходы разрядов с первоГопо (К)-й буферного регистра частич"ного делимого подключены к первымвходам разрядов с второго по К-й(У+1)-го сумматора-вычитателя .соответственно, выходы разрядов с первого по в-й буферного регистра остаткаделимого соединены с первыми входамипервых разрядов 1-х (1-3+11.-1)сумматоров-вычитателей, вторые входыкоторых подключены к выходам разрядовс первого по К-й буферного регистраделителя,...