Устройство для умножения на коэффициенты

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИКРЕСПУБЛИН 06 Р 7/ НОМИТЕТ СССРЕНИЙ И ОТНЯТИИ ГОСУДАРСТВЕННЫ ПО ДЕЛАМ ИЗОБ ИЗОБРЕТЕ АВТОРСТВ ТЕПЬСТВУ и специал использовано прн изированных устройизбыточной системизобретения - расшменения за счет у щих вЦель ота ння,87, Вюл. ф чной ыраженные в дв мое устройство збыточной сист ент С.Л.325(088.8) т су слередлаг атор в ночка,(53) 68 е ва регистра тельных рер о ния, оэффи е 56) Авторское свидетельство СССР 1242925, кл. С 06 Р 7/49, 1984. е группы зле тра тов оот- ание ветст 54) УСТРОЙСТВООЭфФИЦИЕНТЫ Н НА коэффи ществл осуия его и дв ем(57) Изо вычислит записью д рныи код с тры козффи о тносится к областиники и может быть в унит в реги ение ой т ента 13(46) 07 03 ерняк, З,П.алии Е.Н.Титова ыи редва тригг ри эл связ ующими иент етсяис до ра ме ми острое тв, ра счисл ирение ножени та ИЛИ с Использ ой форме образова следующейти приозффиформе, 1 129538Изобретение относится к вычислительной технике, может быть использовано при построении специализированных устройств, работающих в избыточной системе счисления, и является 5усовершенствованием изобретения поавт.св. Ф 1242925,Цель изобретения - расширение области применения за счет умноженияна коэффициенты, выраженные в двоичной формеНа чертеже представлена функциональная схема устройства для умножения на коэффициенты.5Устройство для умножения на коэф-фициенты содержит сумматор 1 в избыточной системе счисления, сдвиговыйрегистр 2, первый 3 и второй 4 регистры коэффициента, первую 5 и вторую 6 группы элементов И, первый 7и второй 8 элементы ИЛИ, вход 9 множимого, первую О и вторую 11 шинызадания коэффициента, установочныйвход 2, тактовый вход 13, выход 14, 25первый 15 и второй 16 КБ-триггеры,третий элемент ИЛИ 17, первый 18 ивторой 19 регистры, вход 20 заданиякоэффициента, шину 21 параллельного. кода и шину 22 логического нуля, при- щчем установочный вход 2 устройствасоединен с входами установки в 0"сумматора 1 в избыточной системесчисления, сдвигового регистра 2,регистров 3 ы 4 коэффициента, КЗтриггера 15, регистров 18 и 19 и спервым входом элемента ИЛИ 17, второй вход которого соединен с входомустановки в "1" КБ-триггера 15 и свходом 20 задания коэффициента устройства, выход элемента ИЛИ 17 соединен с входом установки в "1" КБтриггера 16, вход установки в "0"которого соединен с выходом КЗ-триггера 15 и с входом управления записью регистра 18, выход К 8-триггера 16 соединен с входом управлениязаписью регистра 19, вход записи вмладший разряд которого соединен свходом записи в младший разряд регистра 18 и с шиной 22 логическогонуля устройства, тактовый вход 13устройства соединен с тактовыми входами сумматора 1 в избыточной системе счисления, сдвигового регистРа 2,регистров 18 и 19, вход 9 множимогоустройства соединен с первым входомсумматора 1 в избыточной системесчисления, второй вход которого сое 2динен с выходом элемента ИЛИ 8, авыход сумматора 1 в избыточной системе счисления соединен с информационным входом срвигового регистра 2,входы параллельной записи регистров18 и 19 соединены соответственно сшиной 2 параллельного кода устройства, разрядные выходы регистра 18 соединены соответственно с информационными входами регистра 3 коэффициента,разрядные выходы регистра 19 соединены соответственно с информационнымивходами регистра 4 коэффициента, разрядные выходы которого соединены апервыми входами элементов И 6 группы,разрядные выходы регистра 3 коэффициента соединены с первыми входами элементов И 5 группы, вторые входы элементов И 5 и 6 групп соединены соответственно с разрядными выходамисдвигового регистра 2, выходы элементов И 6 группы соединены с входамиэлемента ИЛИ 8, выходы элементов И 5группы соединены с входами элементаИЛИ 7, выход которого соединен с выходом 14 устройства,Устройство осуществляет последовательный алгоритм умножения множимогона коэффициент вида0.0010010010,М С+П С+П где М и С - целые числа;П - максимальное число разрядов, на которое распространяется сигнал переноса в сторону старших разрядов.Устройство работает следующим образом.В начале каждого цикла умножения сигнал, поступающий с установочногб входа 12 на входы установки сумматора 1 в избыточной системе счисления и сдвигового регистра 2, производит их обнуление. Одновременно этим сигналом, поступающим на тактовые входы первого 3 и второго 4 регистров коэффициента, производится запись преобразованной формы коэффициента, которая была вычислена в предыдущем цикле умножения. Первая часть преобразованного коэффициента с выхода регистра 18 через первую шину 10 задания коэффициента записывается в первый регистр 3 коэффициента, а вторая часть преобразованного коэффициента с выхода регистра 9 че129538 55 3рез вторую шину 11 задания коэффициента - во второй регистр 4 коэффициента.Каждая из частей преобразованного коэффициента является унитарным ко дом. Позиция единицы во второй части преобразованного коэффициента, записанной во второй регистр 4 коэффициента, определяет число нулей С в коэффициенте, на который производитО ся умножение, а позиция единицы в первой части преобразованного коэффициента, записанной в первый регистр 3 коэффициента, определяет число нулей М в коэффициенте5Затем с тактового входа 13 на тактовые входы сумматора 1 в избыточной системе счисления и сдвигового регистра 2 начинают поступать тактирующие, импульсы. Причем количество так 20 тов в каждом цикле вычисления равно К + П (К - разрядность множимого), что обусловлено задержкой распространения одноименных бит числа на выходе сумматора 1 в избыточной системе счисления относительно. чисел на его входе на П тактов.1 На вход первого слагаемого сумматора 1 в избыточной системе счисления последовательно поступают биты числа множимого, начиная со старшего разряда. На выходе сумматора 1 в избыточной системе счисления Формируется результат, который можно интерпретировать как результат умножения, так и как накапливающую сумму частичных произведений, Рассмотрим этот результат как сумму частичных произведений.Сумма частичных произведений с выхода сумматора 1 в избыточной системе счисления поступает на информационный вход сдвигового регистра 2. Записанная в сдвиговый регистр 2 информация в каждом такте вычисления продвигается в сдвиговом регистре 2 на один разряд. Так как выходы сдвигового регистра 2 соединены с вторыми входами одноименных элементов И второй группы элементов И 6, а на первые входы каждого из элементов И второй группы элементов И 6 поступает унитарный код второй части преобразованного коэффициента с выхода второго регистра 4 коэффициента, то на выходе только одного из элементов И второй группы элементов И 6 присутствует сигнал, соответствующий значению суммы частичных произведений, задержанной на С тактов (С определяется унитарным кодом второй части преобразованного коэффициента) по отношению к значению суммы частичных произведений на информационном входесдвигового регистра 2. Сигнал с выхо"да второй группы элементов И 6 черезвторой элемент ИЛИ 8 поступает навход второго слагаемого сумматора 1в избыточной системе счисления.Таким образом, суммарная задержкапоявления бит суммы частичных произведений на входе второго слагаемогосумматора 1 в избыточной системесчисления относительно появления одноименных бит множимого на входе первого слагаемого с учетом внутреннейзадержки сумматора в избыточной сис-теме счисления в П тактов составляетС + П тактов.Сумма частичных произведений, поступающая на вход второго слагаемогосумматора 1 в избыточной системесчисления, совместно с множимым, поступающим на вход первого слагаемого,участвуют в формировании новой суммы частичных произведений,Рассмотрим результат вычислениясумматора 1 в избыточной системесчисления как произведение множимогона вторую часть преобразованногокоэффициента. Так как выходы сдвигового регистра 2 соединены с вторыми входами одноименных элементов И первой группы элементов И 5, а на первые входы каждого из элементов И первой группы элементов И 5 поступает унитарный код первой части преобразованного коэффициента с выхода первого регистра 3 коэффициента, то на выходе только одного из элементов И первой группы элементов И 5 присутствует сигнал, соответствующий значению произведения множимого на вторую часть преобразованного коэффициента, которое задержано на М тактов (М определяется унитарным кодом первой части преобразованного коэфФициента) по отношению к значению произведения множимого на вторую часть преобразованного коэффициента, которое присутствует на информационном входе сдвигового регистра 2. Учитывая, что в начале каждого цикла умножения сдвиговый регистр 2 обнуляется, то указанная процедура равносильна присваиванию старшим Мразрядом произведения множимого наполный коэффициент (полное значениекоторого определяется первой и второй частями преобразованного коэффициента, хранящимся в первом и второмрегистрах 3 и 4 коэффициента соответственно) нулевых значений, т.е, умножению произведения множимого на вторую часть преобразованного коэффициента на К 1, где К - основание системы счисления,Сигнал произведения с выхода первой группы элементов И 5 через первый элемент ИЛИ 7 поразрядно посту 0 ает на выход 14 устройства.После подачи на вход первого слагаемого всех К бит множимого сумматор 1 в избыточной системе счисленияеще П тактов прОдолжает довычислятьрезультат произведения. В течениеэтих П тактов на вход первого слагаемого сумматора 1 в избыточной системе счисления необходимо подавать нули или сигнал, приводящий к формированию округления результата умножения. Конкретный вид сигнала определяется в зависимости от того, какаяименно система счисления применяется.В начале каждого цикла умножениясигнал, поступающий с установочноговхода 12 на тактовые входы первого 3и второго 4 регистров коэффициента,производит перезапись в них первойи второй частей преобразованногокоэффициента, которые были вычисленыв предыдущем цикле умножения, из соответственно первого 18 и второго 19регистров,Одновременно этот сигнал, поступающий на входы установки первого 18 и второго 19 регистров, переводит последние в режим параллельной записи. С приходом на тактовый вход пер" вого и второго регистров 18 и 19 тактового сигнала с тактового входа 13 устройства в регистры 18 и 19 с шины 21 параллельного кода производится параллельная запись кода 00001 (едийица в младшем разряде).Сигнал, поступающий с установочного входа 12 устройства на К-вход первого КБ-триггера 5 и через третий элемент ИЛИ 17 на Я-вход второго КБ-триггера 16, переводит первый КЯ- триггер 15 в нулевое состояние, а второй КЯ-триггер 16 - в единичное . состояние,После прекращения действия сигнала установки, поступающего с входа12 устройства, нулевой потенциал,поступающий с выхода первого КЯ-триггера 15 на управляющий вход первогорегистра 18, переводит последний врежим последовательной записи и сдвига, а единичный потенциал, поступающий с выхода второго КЯ-триггера 16на управляющий вход второго регистра19, переводит последний в режим хранения информации.Затем одновременно с поступлениемна вход сумматора 1 в избыточной системе счисления с входа 9 множимогопоследовательного кода множимого,тактируемого сигналами с тактовоговхода 13, на вход 20 задания коэфФициента последовательно поступаеткод коэффициента, начиная со старшихразрядов, на который производится умножение в следующем цикле умножения,1В течение М тактов, пока на вход20 задания коэффициента поступает Мпервых нулевых разрядов коэффициента,первый регистр 18 работает в режимепоследовательной записи и сдвига информации. При этом логическая единица, записанная в него в такте установки устройства, последовательнопродвигается в сторону старших разрядов, а младшие разряды заполняютсянулями с входа последовательной записи, который подключен к шине 22 логического нуля устройства. В момент прихода на вход 20 задания коэффициента первой единицы в ,0 коде коэффициента потенциал "Лог."с входа 20 задания коэффициента поступает на импульсный Я-вход первогоКЯ-триггера 15 и через третий элемент ИЛИ 17 на потенциальный Б-вход 5 второго КЯ-триггера 6 и не изменяетих состояние. В момент прихода навход 20 коэффициента следующего нуляв коце коэффициента (после единицыв коде коэффициента всегда следует) 50 нуль) отрицательный перепад на импульсном Б-входе первого КБ-триггера15 переводит его в единичное состояния. Потенциал "Лог.1", поступающийс выхода первого КБ-триггера 15 на 55 управляющий вход первого регистра 18,переводит последний в режим храненияинформации. В этот момент времениФормирование первой части преобразованного коэффициента заканчивается.1295381 Составитель В.Гусев Техред Л.Сердюкова Корректор М. Демчик Редактор И,Шулла Тираж 673 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 617/54 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 Передний фронт сигнала, поступающего с выхода первого КБ-триггера 15 на импульсный К-вход второго КБ-триггера 16 переводит его в нулевое состояние. Потенциал "Лог.О" с выхода второго КБ-триггера 16 поступает на управляющий вход второго регистра 19 и переводит его в режим последовательной записи и сдвига информации. В течение следующих П-С тактов до прихода следующей единицы в коде коэффициента (1) во втором регистре 19 происходит потактовый сдвиг пЛог.1, записанной в такте уста ,новки устройства, в сторону старших разрядов и заполнение младших разрядов нулями с входа последовательной записи, подключенного к шине 22 логического нуля устройст ва. В момент прихода на вход 20 зада-ния коэффициента второй единицы в коде коэФфициента потенциал "Лог,1" с входа 20 задания коэффициента через третий элемент ИЛИ 17 поступает на Б-вход второго КБ-триггера 16 и переводит его в единичное состояние, а потенциал "Лог.1", поступающий с его выхода на управляющий вход второго30 регистра 19, переводит последний в режим хранения информации. На этом формирование обеих частей преобразованного коэффициента заканчивается. Поступающий затем код на вход 20 за дания коэффициента на дальнейшую работу устройства влияния не оказывает,формула изобретенияУстройство для умножения на коэффициенты по авт.св. У 242925, о т - л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет умножения на коэффициенты, выраженные в двоичной форме, в него введены первый и второй КБ-триггеры, первый и второй регистры и третий элемент ИЛИ, причем разрядные выходы первого и второго регистров соединены соответственно с первой и второй шинами задания коэффициентов устройства, входы управления записью первого и второго регистров соединены соответственно с выходами первого и второго КБ-триггеров, выход первого КБ-триггера соединен с входом установки в "0" второго КБ"триггера, вход установки в "1" которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с входом установки в "1" первого КБ-триггера и является входом задания коэффициента устройства, тактовый вход устройства соединен с тактовыми входами первого и второго регистров, установочный вход устройства соединен с вторым входом третьего элемента ИЛИ, входом установки в "О" первого КБ-триггера и входом установки первого и второго регистров, входы параллельной записи которых соединены соответственно с шиной параллельного кода устройства, входы записи в мпадший разряд первого и второго регистров соединены с шиной логического нуля устройства.