Устройство для умножения

(51) 4 С 06 Г ИСАНИЕ ИЗОБРЕТЕН гические основырадио, 1972,юл. 1 Г 33ий электротехничесВ.И.Ульянова (ЛеУМНО носится к вычи ет быть испол кий, В.Б.МараБ,С.Цирлин строиствах высости. Целью изобр ирение области получения инверс ьтата при парафа зовакой о в цифровыхроизводительнявляется раснения за счет вскии тен при ног.8)видетельство 06 Г 7/52, 1 начения рез л А лу г л, л л) лу л лр л л ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение отельной технике и1335983 25 40 ном поступлении сомножителей. Этодостигается в устройстве, содержащемматрицу 1 элементов .3 И, входы и выходы которых соединены соответственнос прямыми входами разрядов сомножителей и прямыми выходами разрядов частичных произведений, и матрицу изи (и) сумматоров 5 - 16, введениемматрицы 2 элементов ИЛИ 4, входы и Изобретение относится к вычислительной технике и может быть использовано н цифровых устройствах высокой производительности.Цель изобретения - расширение области применения за счет получения инверсного значения результата при парафазном поступлении сомножителей.На фиг.1 представлена функциональ ная схема устройства для умножения четырехразрядных чисел; на фиг.2 схема сумматора.Устройство содержит две матрицы 1 - 2 элементов И 3 и ИЛИ 4 и матри цу сумматоров 5-16, прямой и инверсный входы разрядов А В А и В, первого и второго сомножителей А и В (в данном случае четырехразрядных), где индекс =14 - разряд сомножителя с учетом его веса, прямые и инверсные выходы разрядов С , С произведения С, где индекс 3=1, , 8 разряд произведения с учетом его веса.Схема сумматора (фиг.2) содержит элементы И 17-27 и элементы ИЛИ 28- 31, выходы Б и Б прямого и инверсного значений суммы (они являются также и сигналами завершения переходного дп процесса в сумматоре), прямой и инверсный выходы р и р переноса, р и р - прямой и инверсный входы переноса, прямой и инверсный входы а, Ь, а и Ь пер и роо слагаемых.Сумматор работает следующим образом.Его инертное состояние характеризуется значением "1" на всех его прямых и инверсных входах и выходах;а=а=Ь=Ь=р=р=р =р =Б=Б=1. После того, как на входах сумматора появится кавыходы которых соединены с инверсными входами разрядов сомножителей иинверсными выходами разрядов частичных. произведений соответственно,Причем прямые и инверсные выходы одноразрядных сумматоров, соединенныес выходами устройства, индицируют моменты окончания переходных процессовв нем. 2 ил. кой-либо рабочий набор значений, наего выходах установятся прямые и инверсные значения переноса и суммы.При этом указанныс значения вырабатываются только после того, как всевходы сумматора перейдут из инертногосостояния в рабочее, причем значениеО" на прямом или инверсном выходесуммы появляется последним, т.е. Б=Оили Б=О является признаком завершенияпереходного процесса в сумматоре припереходе его в рабочее состояние.Это значение, поступая на входы элементов И 17, 18, 23, 25 или 21, 22,24, 27, блокирует их, в результатечего при переходе входов сумматора винертное состояние это значение будетсохраняться до тех пор, пока инертноесостояние не установится на входахпервого и второго слагаемых и выходах переноса. Только после этого навыходе элемента И 26 появится значение "1" после чего в инертное состояние перейдут и прямой, и инверсныйвыходы суммы, т.е. Б=Б=1 являетсяпризнаком завершения переходного процесса в сумматоре при переходе его винертное состояние. Устройство для умножения работает следующим образом.Его инертное состояние характеризуется значением "1" на всех его прямых и инверсных входах и выходах: А А В В С С 1, 1.=1.=18, После того, как на входах устройства появится какой-либо рабочий набор значений, на выходах матриц 1 и 2 установятся прямые и инверсные значения разрядов частичных произведений, которые поступают на входы3 133598сумматоров 5-16. По окончании переходных процессов в каждом из сумматоров на его выходах устанавливаютсяпрямые и инверсные значения переноса5и суммы, которые поступают либо навходы других сумматоров, либо на выходы устройства. Таким образом, признаком завершения переходных процессов в устройстве является появление 10значения 0". на прямом или инверсномвыходе его каждого разряда. Для того,чтобы вернуть устройство в инертноесостояние, необходимо установитьинертное состояние на всех его входах 16А;=А;=В,=В;=1, ь.=1,4. При этомсначала в инертное состояние перейдутвсе выходы матриц 1 и 2, где формируются частичные произведения, и лишьпосле этого - сумматоры 5-16. Толькопосле того, как все сумматоры 5-16окажутся в инертном состоянии, оноустановится на выходах устройства,т.е, С =С =1, 3=18 является признаком завершения переходных процессов при переходе устройства в инертное состояние,Формула изобретения30Устройство для умножения, содержащее матрицу (М)М сумматоров и матрицу М М элементов И, (М - разрядность сомножителей), причем первый вход элемента И 1-го столбца матрицы (1=1,2,М соединен с прямым входом -го разряда первого сомножителя устройства, второй вход элемента И 3-й строки Я=1,2М) матрицы соединен с прямым входом 3-го разряда второго сомножителя устройства, выход М-го элемента И первого столбца матрицы является прямым выходом 2 М-го разряда произведения устройства, выход д-го элемента И первого столбца матрицы соединен с прямым входом первого слагаемого (д+1)-го сумматора первого столбца матрицы, прямые выходы суммы всех сумматоров М-й строки и (М)-го столбца матрицы являются50 прямыми выходами соответствующих разрядов произведения устройства, прямой выход суммы каждого одноразрядного сумматора К-й строки матрицы соединен с прямым входом первого слагаемого55 следующего сумматора той же строки матрицы (К,2 М), прямой выход переноса сумматора К-го столбца матрицы соединен с прямым входом пе 34реноса 1.-го сумматора (К+ 1) -го столбца матрицы, выходы элементов И 1-го столбца первой строки (1=2,3М) матрицы соединены с прямыми входами первого слагаемого сумматора (1-1)-го столбца первой строки матрицы, выход М-го элемента И 1-го столбца матрицы соединен с прямым входом второго слагаемого М-го сумматора (1-1)-го столбца матрицы, выход Б-го элемента И (8=2,3 М) 1-го столбца матрицы соединен с прямым входом второго слагаемого соответствующего сумматора матрицы, прямой выход переноса -го сумматора (М)-го столбца матрицы соединен с прямым входом переноса (-1)-го сумматора этого столбца матрицы, прямой выход переноса первого сумматора (М)-го столбца матрицы соединен с прямым выходом первого разряда произведения устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет получения инверсного значения результата при парафазном поступлении сомножителей, в устройство введена матрица М М элементов ИЛИ, при этом первый вход элемента ИЛИ -го столбца матрицы соединен с инверсным входом д-го разряда первого сомножителя устройства, второй вход элемента ИЛИ 3-й строки матрицы соединен с инверсным входом 3-го разряда второго сомножителя устройства, выход М-го элемента ИЛИ первого столбца матрицы является инверсным выходом 2 М-го разряда произведения устройства, выход д-го элемента ИЛИ первого стЬлбца матрицы соединен с инверсным входом первого слагаемого (+ 1)-го сумматора первого столбца матрицы, инверсные выходы всех сумматоров М-й строки и (М) -го столбца матрицы являются инверсными выходами соответствующих разрядов произведения устройства, инверсный выход суммы каждого одноразрядного сумматора К-й строки матрицы соединен с инверсным входом первого слагаемого следующего сумматора той же строки матрицы, инверсный выход переноса д-го сумматора К-го столбца матрицы соединен с инверсным входом переноса -го сумматора (К+1)-го столбца матрицы, выходы элементов ИЛИ 1-го столбца первой строки матрицы соединены с инверсными входами переноса первого слагаемого сумматоров (1-1)-го столбца первой строки матри13359836ми входами первого, шестого и восьмоым го элементов И, выход первого элеменма- та И соединен с первыми входами перод вого и второго элементов ИЛИ, вторые5ри- входы которых соединены с выходом ро- шестого элемента И, выход седьмого а- элемента И соединен с третьим входом но- первого элемента ИЛИ, выход которогосоединен с вторым входом десятого и м пятым входом третьего элементов И иявляется инверсным выходом переноса е- сумматора, выходы второго и десятогоэлементов И соединены с третьим и ым 15 четвертым входами второго элемента я ИЛИ, выход которого соединен с третьо им входом десятого и четвертыми вхоть дами первого, второго и шестого элементов И и является прямым выходомсуммы сумматора, выход девятого элемента И соединен с первыми входамитретьего и четвертого элементов ИЛИ, ый вторые входы которых соединены с высо- ходом пятого элемента И, четвертый25 вход которого соединен с четвертыми о- входами восьмого и девятого элеменря- тов И, с выходом четвертого элемента о- ИЛИ, вторым входом одиннадцатого элео- мента И и является инверсным выходомЗО суммы сумматора, выход четвертого в элемента И соединен с третьим входом го третьего элемента ИЛИ, выход котороми го является прямым выходом переноса 35 цы, выход И-го элемента ИЛИ 1-гостолбца матрицы соединен с инверснвходом второго слагаемого И-го сумтора (1-1)-го столбца матрицы, выхБ-го элемента ИЛИ 1-го столбца матцы соединен с инверсным входом втого слагаемого соответствующего суммтора матрицы, инверсный выход переса -го сумматора (И)-го столбцаматрицы соединен с инверсным входопереноса (-1)-го сумматора этогостолбца матрицы, инверсный выход преноса первого сумматора (И)-гостолбца матрицы соединен с инверснвходом первого разряда произведениустройства, причем в состав каждогсумматора матрицы входят одиннадцаэлементов И и четыре элемента ИЛИ,прямой вход первого слагаемого сумматора соединен с первыми входамипервого, второго, третьего, четвертого и пятого элементов И, инверснвход первого слагаемого сумматораединен с первыми входами шестого,седьмого, восьмого и девятого и втрым входом третьего элементов И, пмой вход второго слагаемого сумматра соединен с вторыми входами вторго, четвертого, шестого и девятогои третьим входом третьего элементоИ, инверсный вход второго слагаемосумматора соединен с вторыми входапервого, пятого, седьмого и восьмогои четвертым входом третьего элементов И, прямой вход переноса сумматора соединен с первым входом,цесятогои с третьими входами второго, пятогои девятого элементов И, инверсныйвход переноса сумматора соединен с 40первым входом одиннадцатого и третьисумматора и соединен с третьим входомодиннадцатого и шестым входом третьего элемента И, выход которого соединен с пятым входом второго и третьимвходом четвертого элементов ИЛИ, четвертый и пятый входы которого соединены с выходами восьмого и одиннадцатого элементов И соответственно.Тираж 672 ПодписноНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д 5 4/ Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная