Устройство для умножения двоичных чисел

Номер патента: 1156066

Автор: Иванов

ZIP архив

Текст

(511 С 06 Г 7/52 ИЙ НОМИТЕТ СССР ОБРЕТЕНИЙ И ОТНРЫТИЙССУД АРС ПО ДЕЛАМ ОПИСАНИЕ ИЗОБРЕТЕНИ МУ СВИДЕТЕЛЬСТ АВТО Множип(54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯДВОИЧНЫХ ЧИСЕЛ, содержащее и трех-.входовых сумматоров, и элементов задержки и и элементов И, причем первые входы элементов И соединены.с входом множимого устройства, второй вход ь-го элемента И соединенс входом 1-го разряда множителя устройства соответственно (где д=1,2,, и), а выходы элементов Исоединены с первыми входами соответствующих трехвходовых сумматоров,вторые входы которых, кроме последнего трехвходового сумматора, соединены с выходами соответствующих элементов задержки, вход 1-го элемента задержки, кроме последнего, соединен с выходом суммы (1+1)-го трехвходового сумматора, вход и-го элемента задержки соединен с выходом поразрядного переноса и-го трехвходового сумматора, выход суммы первого трехвходового сумматора соединен с выходом устройства, о т л и ч а ю щ е е - с я тем, что, с целью упрощения устройства, вход логического "0" устройства соединен с третьим входом первого трехвходового сумматора, выход поразрядного переноса 1-го трехвходового. сумматора (где 1=1, 2;,и) соединен с третьим вхо- Св дом (3+1)-го трехвходового сумматора, выход и-го элемента задержки соединен с вторым входом и-го трехвходового сумматора./Изобретение относится к вычислительной технике и может найти применение в цифровых вычислительных устройствах, автоматике, электроизмерительной технике, в частности при 5 умножении последовательного кода наР параллельный.Известно устройство для умножения, содержащее одноразрядные двоичные сумматоры, элементы задержки, 1 О элементы И, элементы задержки второй группы, включенные к выходу переноса соответствующего одноразрядного двоичного сумматора 1.1 315Недостатком устройства является значительные аппаратурные затраты на реализацию элементов задержки второй группы в цепи переносов двоичных сумматоров.Наиболее близко по технической сущности к предлагаемому устройство для умножения, содержащее трехвходовые двоичные сумматоры, элементы И, элементы задержки на один такт, включенные соответственно между вторыми25 входами сумматоров и выходами последующих сумматоров, и элементы задержки поразрядного переноса, включенные. каждый между выходами переносов трехвходовых сумматоров и его же входами 2 .Однако и данное устройство характеризуется значительными аппаратур- ными затратами на его реализацию, что обусловлено наличием элементов 35 задержки .поразрядного переноса, и, как следствие этого, уменьшенными надежностными параметрами.Цель изобретения - упрощение устройства и повышение надежностных 40 характеристик.Поставленная цель достигается тем, что в устройстве, содержащем и трехвходовых сумматоров, и элементов задержки и и элементов И, причем 45 первые входы элементов И соединены с входом множимого устройства, второй вход -го элемента И соединен с входом -го разряда множителя устройства соответственно (где 1=1, 50 2, , и), а выходы элементов И соединены с первыми входами соответствующих трехвходовых сумматоров, вторые входы которых, кроме последнего трехвходового сумматора, соеди иены с выходами соответствующих элементов задержки, вход д-го элемента задержки, кроме последнего, соединен 2с выходом суммы (г+1)-го трехвходового сумматора, вход и-го элемента задержки соединен с выходом поразрядного переноса и-го трехвходового сумматора, выход суммы первого трехвходового сумматора соединен с выходом устройства, вход логического"0" устройства соединен с третьим входом первого трехвходового сумматора, выход поразрядного переноса 3-го трехвходового сумматора соединен с третьим входом (3+1)-го трехвходового сумматора (где )=1, 2п), выход и-го элемента задержки соединен с вторым входом и-го трехвходового сумматора.На чертеже приведена функциональная схема устройства для умножения двоичных чисел, представленных последовательным и п-разрядным параллельным кодами. Предлагаемое устройство для умножения двоичных чисел содержит и трехвходовых сумматоров 1 (1; У ), и элементов И 2, и элементов 3 задержки (г,-г ) на один такт, включенных соответственно между вторыми входами трехвходовых сумматоров и выходами последующих сумматоров 1, первые входы которых соединены с выходами соответствующих элементов И, выходы поразрядных переносов трехвходовых сумматоров 1 соответственно соедине- ныс третьими входами последующих трехвходовых сумматоров, причем третий вход первого трехвходового сумматора 1 соединен с входом логического "0" устройства, а выход поразрядного переноса и-го трехвходового сумматора соединен с входом и-го элемента задержки 3 на один такт,Устройство для умножения двоичных чисел функционирует следующим образом.В начале умножения все элементы 3 задержки находятся в нулевом состоянии.Работу устройства рассмотрим на примере умножения двоичного кода 1101 (множимое, число. 13); поступающего в виде последовательного кода младшими разрядами вперед на параллельный двоичный код 1011 (множитель,число 11), Количество тактов для умножения равно сумме разрядов множимого и множителя, в данном случае равно 8-ми тактам,066 4нули, кроме восьмого такта. В вось 1 1мом такте на выходе появится 1Таким образом , результат умножения будет равен коду 1 000 1 1 1 1 ( чис .лу 143) 11 х 13=143,Количественно на реализацию данного устройства по сравнению с прототипом затрачивается примерно на252 меньше -оборудования. Это, в своюочередь, повышает надежностные характеристики устройства.Кроме того, в предложенном устройстве задержки сигналов переносасумматоров совмещены и выполняютсяна элементах 3 задержки, включенныхмежду еумматорами 1,При этом некоторое увеличениевремени распространения переноса существенно не отражается на динамические параметры устройства, так какдлительность тактовых сдвигающих импульсов обычно много больше временираспространения сигнала переноса. 3 1156Первый такт. "1" множимого через элементы И 2 запомнится в г гз элементов 3, на выходе устройства появится "1" - младший разряд произведения. 5Второй такт. Разряд множимого равен "0", информация продвигается на один разряд вправо. В г единица, на выходе устройства появится "1" - второй разряд произведения. 1 ОТретий такт. Разряд множимого равен "1". На вьмоде 2. нулевой резульф переноспоявится1 и запишется через;в г , г =1, гз=1,1г=О. На вьмоде появится 1", 15Четвертый такт. Разряд множимого равен "1". В трех сумматорах 2, 2.з и .сработают переносы. 1" запишется в г. гз=О, г=О, г=О. На выходе будет "1".20В тактах пять, шесть, семь, восемь будет последовательное продвижение "1". На выходе устройства будут Заказ 3147/46 Тираж 710 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений н открытий 113035, Москва, Ж, Раушская наб , д. 4/5

Смотреть

Заявка

3670226, 05.12.1983

ОРГАНИЗАЦИЯ ПЯ В-8466

ИВАНОВ АЛЕКСАНДР ИОСИФОВИЧ

МПК / Метки

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

Опубликовано: 15.05.1985

Код ссылки

<a href="https://patents.su/3-1156066-ustrojjstvo-dlya-umnozheniya-dvoichnykh-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для умножения двоичных чисел</a>

Похожие патенты