Устройство для суммирования двоичных чисел

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 66 19) (И)06 Р,7 50 ГОСУДАРСТВЕННЫ ПО ДЕЛАМ ИЗОБ КОМИТЕТ СССРЕТЕНИЙ И ОТНРЦТ ЬСТ М.А.Дуда ОПИСАНИЕ И АВТОРСКОМ,Ф СВИД(56) Соловьев Г.Н. Арифметические устройства ЭВМ,М: Энергия, 3978, с.89, рис.4-154.Самофалов К.Г., Корнейчук В.И., Тарасенко В.П./Под ред.К.Г.Самофалова. Электронные цифровые вычислительные машины Киев: Вища школа, 1976, с.167, рис.112 а(54)(57) УСТРОЙСТВО ДЛЯ СУММИРОВА НИЯ ДВОИЧНЫХ ЧИСЕЛ, содержащее параллельный сумматор, разряды первогс числового входа которого соединены с первой входной числовой шиной устройства, разряды второго числового входа в . с второй входной числовой шиной устройства, разряды первого и второго входов знака параллельного сумматора - с соответствующими входными шинами знака устройства, выходы разрядов и знака параллельного сумматора - соответственно с разрядами выходной числовой шины и выходной шины знака устройства, о т- л и ч а ю щ е е с я тем, что, с целью расширения области примененияпутем обеспечения воэможности суммирования чисел как в дополнительном,так и в обратном коде, устройстводополнительно содержит три элементаИ, два элемента ИЛИ и два элементаЗАПРЕТ, причем первый разряд первойвходной шины знака соединен с первымвходом первого элемента И, с прямымвходом первого элемента ЗАПРЕТ ис инверсным входом второго элементаЗАПРЕТ, первый разряд второй входнойшины знака соединен с вторым входомпервого элемента И, с инверсным входом первого элемента ЗАПРЕТ и с прямым входом второго элемента 1 АПРЕТ,выходы первого и второго элементовЗАПРЕТ соединены с первыми входамисоответственно второго и третьегоэлементов И, вторые входы которыхподключены соответственно к первомуи второму входам задания режимаустройства и первому и второму входам первого элемента ИЛИ, выходкоторого соединен с третьим входомпервого элемента И, выходы первого,второго и третьего элементов Иподключены к соответствующим входамвторого элемента ИЛИ, выход которогосоединен с входом переноса младшегоразряда параллельного сумматора.93665 5 10 15 20 25 30 35 40 45 50 1 11Изобретение относится к вычисли- . тельной технике и может быть использовано при построении арифметических устройств ЗВМ.Целью изобретения является расширение области применения устройства путем обеспечения возможности суммирования чисел как в дополнительном, так и в обратном коде.На чертеже представлена структурная схема устройства для суммирования двоичных чисел.Устройство содержит параллельный сумматор 1, элементы И 2-4, ИЛИ 5 и 6 и ЗАПРЕТ 7 и 8. Устройство содержит входные числовые шины 9 и 10 слагаемых и входные шины 11 и 12 знаков, а также входы 13 и 14 задания режима и выходную числовую шину 15, выходную шину 16 знака,Устройство для суммирования двоичных чисел работает следующим образом.Числа А и В, поступающие на соот" ветствующие входные шины 9,11 и 10,12 устройства, представлены и числовыми и двумя знаковыми разрядами, а результат С на шинах 15 и 16 устройства представлен также и числовыми и двумя знаковыми разрядами. При этомчисла А и В, поступающие на соответствующие шины 9, 11 и 10,12 устройства, кодируются обратными или дополнительными модифицированными кодами, а результат С на шинах 15 и 16 устройства - только в дополнительном модифицйрованном коде.Если числа А и В представлены в дополнительных модифицированных кодах, то на входах 13 и 14 задания режима устройства должны быть нулсвые сигналы. При этом результат суммирования С также представлен в дополнительном модифицированном коде.Если число А представлено в обратном модифицированном коде, а число В - в дополнительном модифицированном коде, то на входе 13 за-. дания режима устройства должен быть единичный сигнал, а на входе 14 - нулевой сигнал. Если число А отрицательное, а число В положительное,.то на выходе элемента ЗАПРЕТ 7, аследовательно, и на выходах элементов И 2 и ИЛИ 5 будут единичныесигналы, вследствие чего в младшийразряд сумматора 1 поступает дополнительная единица. Если числа А и Вотрицательные, то на выходе элемента И 4, а следовательно, и на выходе элемента ИЛИ 5 будет единичный сигнал, вследствие чего в младший разряд сумматора 1 также поступает дополнительная единица. Есличисла А и В положительные или числоА положительное, а число В отрицательное, то на выходах элементовЗАПРЕТ 7, И 2, И 4 и ИЛИ 5 будут нулевые сигналы; вследствие чего в младший разряд сумматора 1 дополнительная единица не поступает . Результат суммирования С представленв дополнительном модифицированномкоде,Если число А представлено в дополнительном модифицированном коде, а число В - в обратном модифицированном коде, то на входе 14 задания режима устройства должен быть единичный сигнал, а на входе 13 - нулевой сигнал. Если число В отрицательное, а число А положительное, то на выходе элемента ЗАПРЕТ,8, а следовательно, и на выходах элементов И 3 и ИЛИ 5 будут единичные сигналы, вследствие чего в младший разряд сумматора 1 поступает дополнительная единица. Если числа А и В отрицательные, то на выходе элемента И 4, а следовательно, и на выходе элемента ИЛИ 5 будет единичный сигнал, вследствие чего в младший разряд сумматора 1 также поступает дополнительная единица. Если числа А и В положительные или число В положительное, а число А отрицательное, то на выходах элементов ЗАПРЕТ 8 И 3, И 4 и ИЛИ 5 будут нулевые сигналы, вследствие чего в младший разряд сумматора 1 дополнительная единица не поступает, Результат суммирования С представлен в дополнительном модифицированном коде..Решетни рек Редакт ицик Заказ 7316/52 о ком и оская илиал ППП "Патент", г.ужгород, ул.Проектная,09дарственн изобрете Ж, Р ВНИ 1 П 1 И Госпо делам035, Москв А Ц 9