Матричное устройство для умножения двоичных и десятичных чисел

. Глухов 8.8)свидетельство СССР С 06 Р 7/52, 1982видетельство СССР С 06 Г 7/52,. 1982,раэл ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИОБРЕТЕНИЙ И ОТКРЫТИ адиотехническии инсти(54)(57) 1. МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВОИЧНЫХ И ДЕСЯТИЧНЫХ ЧИСЕЛ, содержащее регистр множимого, регистр множителя, регистр результата, коммутатор, узел формирования десятичного результата и матрицу модулей умножения, каждый модуль умножения содержит четыре сумматотринадцать элементов ИЛИ, семьементов И, причем выходы разрядов суммы первого сумматора соединены с входами первой группы второго сумматора, выходы разрядов суммы которого соединены с входами первой группы третьего сумматора, выходы разрядов суммы которого соединены с входами первой группы четвертого сумматора, выходы первого, второго и третьего элементов ИЛИ соединены соответственно с входами с весом "8", "4" "2", " 1" второй группы первого сумматора, выходы четвертого, пятого и шестого элементов ИЛИ соединены соответственно с входами с весом "8", "4", "2" второй группы второго сумматора, вы" ходы седьмого, восьмого, девятого и десятого элементов ИЛИ соединены . с входами второй группы третьегосумматора, вьжоды одиннадцатого,двенадцатого и тринадцатого элементов ИЛИ соединены соответственнос входами с весом "8", "4", "2" второй группы четвертого сумматора,вход управления приемом операндовустройства соединен с тактовымивходами регистров множимого и множи- .теля, выходы разрядов суммы четвертых сумматоров модулей умноженияпоследней строки матрицы соединеныс первой группой информационныхвходов коммутатора и с первой группой входов узла формирования десятичного результата, выход которогосоединен с второй группой информационных входов коммутатора, выходкоторого соединен с информационнымвходом регистра результата, выходкоторого соединен с второй группойвходов узла формирования десятичного результата, вход управленияприемом результата устройства соединен с входом сброса регистра множителя и управляющим входом регистрарезультата, вход управления коррекцией устройства соединен с управляющим входом коммутатора, вход задания режима устройства соединен с первыми входами первого, второго,третьего, четвертого, пятого, шестого, седьмого элементов И каждого модуля умножения матрицы, выходы переноса первого, второго, третьего и четвертого сумматоров модуляумножения 1-го столбца 1-й строкиматрицы соединены соответственно свходами переносов соответствующихсумматоров модулей умножения фУеловие формирования Значение кода;кода коррекции тетра- коррекции вды 3 диапазоне (9) формируемое кратное множимое В 2 Мн 104 Мн 10 0110 1100 0110 8 Мн 10 0010 0100 Я=1 1100 0110 0001 1000 П р и м е ч а н и е. Я- значение бита с весом Ь тетрады (Ь = 1,2,4,8). 15начале этапа формирования кода коррекции регистр 3 множителя сбрасывается (фиг. 1). Поэтому на входе 89 узла анализа (фиг. 4) присутствуе ноль, блокирующий работу элементов И.81 - 84.Единичный уровень сигнала с входа 90 разрешает работу элементам И 85 и 86. В триггере 88 хранится пере- нос П. Перенос, возникающий при 1200282 16коррекции П , поступает на . вход1,95 узла аналйза. Если один из данных переносов равен единице, то срат батывают элемент 87 и элемент И 86,на пятом выходе 101 узла анализапоявляется единица. Если оба данныхпереноса равны единице, то срабатывает элемент И 85, единица появляется на четвертом выходе 100 узла1 О анализа. Я = 1 1 В 1 Я = 1200282 ставитель А. Клюев хред А.Кикемезей Корректор И впуск Петр едакт Заказ 7868/54ВН ал ППП "Патент",. г, Уагород, ул ектная Тиран 709 ИИПИ Государственного комите по делам изобретений и отк 13035, Москва, Ж, Раушская1цы (1 1 ш/4; 1 = 1ф +1;а - разрядность операндов), выходыразрядов суммы четвертого сумматора модуля умножения -й строки1-го столбца матрицы соединены свходами первой группы первого сум"матора модуля умножения (д+1)-йстроки 1-го столбца матрицы,о т л и ч а ю щ е е с я тем, что,с целью сокращения количества.оборудования, модуль умножения содержит четыре узла анализа, два элемента НЕ, причем разряды выхода-й тетрады регистра множителясоединены соответственно с первыми входами первого, второго,третьего и четвертого узлов анализа модулей умножения д-й строкиматрицы, вход управления коррекциейустройства соединен с вторыми входами первого, второго, третьегои четвертого узлов анализа каждогомодуля умножения матрицы, разряды1-й тетрады регистра множимогосоединены соответственно с третьим, .четвертым, пятым и шестым входамипервого узла анализа модуля умножения ь-.й строки (+1-1)-го столбца матрицы и соответственно с шестыми входами второго третьего ичетвертого узлов анализа модуляумножения х-й строки (+1)-го столбца матрицы, выход переноса первогосумматора модуля умножения 1-гостолбца -й строки соединен с восьмым входом четвертого узла анализамодуля умножения (-1)-й строки1-го столбца матрицы, выход переноса четвертого сумматора модуляумножения 1-й строки 1-го столбцаматрицы соединен с седьмым входомпервого узла анализа модуля умножения (х+1)-й строки (1-1)-го столбца матрицы, выходы третьего и пятого элементов И модуля умножения-й строки 1"го столбца матрицысоединены соответственно с первымивходами шестого и десятого элементов ИЛИ модуля умножения -йстроки (3+1)-го столбца матрицы,в каждом модуле умножения третийвход первого узла анализа соединенс вторыми входами первого, второго и третьего элементов И,третьи входы которых соединены соответственно с первыми входами второго, третьего и четвертого узлованализа, четвертый вход первого 200282узла анализа соединен с третьим входом второго узла анализа, вторыми входами четвертого, пятого, и шестого элементов И, третьи входы пятого и шестого элементов Исоединены с вторым входом седьмого элемента И и с первым входом четвертого узла анализа, пятый вход первого узла анализа соединен с четвертым входом второго узла анализа, третьим входом третьего узлаанализа и четвертым входом пятого элемента И, шестой вход первого узла анализа соединен с пятымвходом второго узла анализа, четвертым входом третьего узла анализа.и третьим входом четвертого узла анализа, четвертый вход которого соединен с шестым входом второго узла анализа, пятым входом третьего узла анализа, шестой вход третьего узла анализа соединен с пятым входом четвертого узла анализа, седьмые входы второго, третьего и четвертого узлов анализа соединены соответственно с выходами переноса первого, второго и третьего сумматоров, первые входы первого, вто рого и третьего элементов ИЛИ соединены с соответствующими выходами первого узла анализа, четвертый выход которого соединен с вторыми входамипервого и второго элементов ИЛИ, третий вход второго элемента ИЛИсоединен с выходом первого элемента И и вторым входом третьего элементаИЛИ, третий вход которого соединен с четвертым входом второго элемента ИЛИ и с пятым выходом первого узла анализа, шестой выход которого соединен с входом с весом "1" второй группы первого сумматора, вьпсод переноса второго сумматора соединен с восьмым входом первого узла анализа, первые входы четвертого, пятого и второй вход шестого элементов БАЙИ соединены соответственно с первым, вторым и третьим выходами второго узла анализа, четвертый выход которого подключен к второму входу пятого элемента ИЛИ и второму входу четвертого элемента ИЛИ, третий вход которого соединен с выходом второго элемента И и третьим входом пятого элемента ИЛИ, четвертый вход которого подключен к третьему входу шестого элемента ИЛИ и пятому выходу второго узла анализа, шес той выход которого подключен к вхо1200282 ду с весом "1" второй группы второго сумматора, выход переноса третьего сумматора соединен с восьмым входом второго узла анализа, первые входы седьмого, .восьмого и девято" го элементов ИЛИ подключены соответственно к первому, второму и третьему. выходам третьего узла анализа, четвертый выход которого соединен с вторыми входами седьмого и восьмого элементов ИЛИ, третьи входы которых подключены к выходу шестого- элемента И, четвертый вход которого подключен к выходу первого элемента НЕ, вход которого подключен к третьему входу седьмого элемента И и пятому входу первого узла анализа, четвертый вход ко. торого соединен через второй элемент НЕ с четвертым входом седьмого элемента И, выход которого подключен к четвертому входу восьмого элемента ИЛИ и второму входу девятого элемента ИЛИ, третий вход которого соединен с пятым выходом третьего узла анализа и пятым входом восьмого элемента ИЛИ, шестой вход которого подключен к выходу третьего элемента И, выход перено" са четвертого сумматора соединен с .восьмым входом третьего узла анализа, шестой выход которого соединен с вторым входом десятого элемента ИЛИ, первый, второй и третий выходы четвертого узла анализа соединены соответственно с первыми входами одиннадцатого, двенадцатого и тринадцатого элементов ИЛИ, первый вход третьего узла анализа соединен с третьим входом четверто,го элемента И, выход которого соединен с вторым входом тринадцатого элемента ИЛИ и вторым входом двенадцатого элемента ИЛИ, третий вход которого соединен с вторым входом один надцатого элемента ИЛИ и четвертым выходом четвертого узла анализа) пятый выход которого подключен к четвертому входу двенадцатого элемента ИЛИ и третьему входу тринадцатого элемента ИЛИ, шестой выход четвертого узла анализа соединен с входом с весом "1" второй группы четвертого сумматора, четвертый вход седьмого элемента ИЛИ соединен с выходом пятого элемента И.2. Устройство по п. 1, о т л и-ч а ю щ е е с я тем, что узел анализа содержит шесть элементов ИУ элемент сложения по модулю два и :триггер, причем первый вход узла анализа соединен с первыми входами первого, второго, третьего и четвертого элементов И, вторые вхо" ды которых подключены соответственно к третьему, четвертому, пятому и шестому входам узла анализа, второй вход которого подключен к входу приема триггера, первому входу пятого элемента И и первому входу шестого элемента И, второй вход которого соединен с выходом элемента сложения по модулю два, первый вход которого подключен к седьмому входу узла анализа и второму входу пятого элемента И, третий вход которого соединен.с вторым входом, элемента сложения по модулю два и выходом триггера, информационный вход которого подключен к восьмому вхо" ду узла анализа, первый, второй, третий, четвертый, пятый и шестой выходы узла анализа соединены соответственно с выходами первого, второго, третьего, пятого, шестого и четвертого элементов И.Изобретение относится к вычислительной технике, предназначено для умножения двоичных и десятичных чисел, представленных кодом "8-4-2-1" и может быть использовано в быстро)У действующих вычислителях,Цель изобретения - сокращениеколичества оборудования. На фиг. 1 приведена структурнаясхема матричного устройства для умножения двоичных и десятичных чисел; на фиг. 2 - схема матрицы.5 умножения, на фиг. 3 - схема модуля умножения тетрад, на фиг, 4 схема анализа, на фиг. 5 - временная диаграмма формирования управляющих сигналов.Матричное устройство для умножения двоичных и десятичных чисел(фиг. 1) содержит матрицу 1 умножения, регистр 2 множимого, регистр3 множителя, регистр 4 результата,коммутатор 5, разрядностью и разрядов, узел 6 формирования десятичного.результата, вход 7 сбросарегистра множителя, вход 8 управиления приемом операндов, первыи 9и второй 10 информационные входыматрицы умножения, вход 11 управления приемом результата, вход12 управления коррекцией, первый13 и второй 14 управляющие входыматрицы умножения, вход 15 задания режима.Матрица 1 умножения (фиг, 2) содержит модули 16 умножения, входы17 - 21, выход 22, вход 23, выход24, входы 25 - 28, выходы 29 - 31,входы 32 - 34, выход 35 модуля16 умножения тетрад.Модуль 16 умножения тетрад (фиг,3содержит узлы 36 - 39 анализа, сумматоры 40 - 43, элементы ИЛИ 44 -56, элементы И 57 - 63, элементыНЕ 64 и 65, разряды 66 - 69 входа17, разряды 70 - 72 входа 19,разряд 73 выхода 35, разряд 74входа 19,.разряды 75 - 77 входа20, разряд 78 выхода 35, разряды79 - 80 входа 34.Узел анализа (фиг. 4) содержитэлементы И 81 - 86, элементы 87сложения по модулю два, триггере 88входы 89 - 96, выходы 97 - 102.Матричное устройство для умножения двоичных и десятичных чиселиспользует следующий алгоритм формирования десятичного произведения;сформировать необходимые десятичныекратные десятичного множимого Вв коде "8-4-2-1", сформироватьпсевдодвоичные произведения ц,путем двоичного перемножения десятичных сомножителей,сформировать код коррекции чпутем двоичного суммирования в нековбцторых тетрадах кодов коррекциистолько раз, сколько переносов возникло из данных тетрад в процессе1получения чю и чсформировать псевдодесятичную(с циФрами 0-15) сумму и д путемдвоичного суммирования их соответствующих тетрад с последующим11 11поибавлением к ним кодов 6 стол ько ра з, сколько переносов во з " 200282никло из данных тетрад придвоичном сложении и прибавлениикодов "6", сформировать двоично-десятичное произведение ы, путем коррекции полученной суммы за счет прибавления "6" к тетрадам, в которыхвозникли запрещенные для кода ф 8-4-2-1"комбинации (10 - 15), с распространением межтетрадных переносов.10 Назовем первый этап этапом формирования псевдодвоичного произведения, второй - этапом формированиякода коррекции, третий - этапомформирования десятичного результата.В ходе получения псевдодвоичного произведения десятичных сомножителей, представленных кодом"8-4-2-1", необходимо использоватькратные множимого, также представлен"20ные кодом "8-4-2-1". Данные кратныемогут быть сформированы из множимого М непосредственно в ходе двоичного перемножения десятичных сомно) жителей,Кратные множимые получаются сдвигом множимого в сторону старшихразрядов на соответствующее количество битов и последующей коррекцией,если при сдвиге в соседнюю старшуютетраду было выдвинуто ненулевое эна"30чение.Условия формирования кодов коррекции тетрады крайних множимых,полученных при сдвиге кратного М 10на один, два и три ряда, приведеныв таблице,При умножении двоичных операндов матричное устройство для умножения двоичных и десятичных чисел 40 работает следующим образом.По сигналу на входе 8 управленияприемом операндов в регистры 2 и 3принимаются сомножители. На входе15 режима сигнал отсутствует. Ма трица 1 множения перемножает кодымножимого и множителя, поступающихсоответственно на ее входы 10 и 9.В результате на выходе матрицы1 появляется двоичное произведение.В двоичном режиме на входе 12управления коррекцией сигналотсутствует. Поэтому коммутатор5 пропускает информацию со своего 55 первого разрядного входа. Такимобразом, на входе регистра 4 появляется двоичное произведение с выходаматрицы 1. По сигналу входа 11 уп1200282 равления приемом результата производится прием двоичного произведения в регистр 4, На этом умножение двоичных операндов оканчивается.Умножение десятичных операндов состоит из нескольких этапов: псевдо- двоичного умножения, формирования кода коррекции, Формирования десятичного произведения, представленного кодом "8-4-2-1".По сигналу с входа 8 управления приемом операндов в регистры 2 и 3 принимаются сомножители в коде "8-4-2-1". В матрице 1 выполняется псевдодвоичное умножение десятичных кодов множимого и множителя. При этом кратные множимые В, используемые матрицей 1 в ходе умножения, формируются непосред" ственно в матрице 1 сдвигом множимого на число разрядов, соответствующее весу разрядов множителя, для умножения на которой В образуются с последующей коррекцией на основании приведенной таблицы. Выполнение данного этапа отличается от истинного десятичного (в коде "8-4-2-1") умножения тем, что после прибавления в некоторой линейке сумматоров модулей 16 матрицы 1 умножения о частного про - изведения коррекция не производит" ся. В связи с этим при выполнении всевдодвоичного умножения накапливается погрешность, величина которой равна коду коррекции, Для того, чтобы сформировать код коррекции псевдодвоичного произведения, необходимо заполнить межтетрадные переносы, полученные в Ц-модулях матрицы на этапе псевдодвоичного умножения, Запоминание межтетрадных переносов может быть выполнено одновременно с приемом результата псевдодвоичного умножения в регистр 4 результата. На этапе псевдодвоичного умножения на входе 12 блока управления коррекцией сигнал отсутствует. Поэтому коммутатор 5 пропускает информацию с выхода матрицы 1.Через время, достаточное для выполнения двоичного умножения в матрице 1, на входе 11 формируется сигнал, обеспечивающий прием результата псевдодвоичного умножения десятичных сомножителей в регистр 4 исброс регистра 3 в ноль по входу 7.Одновременно с этим появляетсяпотенциальный сигнал на входе 12.Данный сигнал поступает на управляющий вход 13 матрицы 1. По егопереднему фронту межтетрадные переносы, формируемые при псевдодвоичном умножении в каждой линейке10 сумматора модулей 16 матрицы,запоминаются в предыдущей линейке,Каждая строка модулей 16 умножения управляется соответствующейтетрадой множителя, В состав каж 15 дого модуля 16 входят четыре линейки сумматоров, осуществляющих прибавление к ранее накопленной суммечастичных произведений необходимогократного, если соответствующий биттетрады множителя равен единице.Количество линеек сумматоров соответствует разрядности множителя.Отметим, что в первой линейке сумматоров переносы возникнуть не могуттак, как в ней возможно только сложение множимого с нулем. Поэтомупереносы, возникающие во второйлинейке сумматоров матрицы, могутзапоминаться в первой линейке, возникающие в третьей линейке - вовторой линейке сумматоров матрицыи т,д. При этом последняя линейкаосвобождается для учета кода коррекции (0110), который нужно при 35бавить в последней линейке сумматоров, если в предпоследней принакапливании кодов коррекции возник межтетрадный перенос.Кроме того, единичное значение40сигнала с входа 12 обеспечиваетпереключение коммутатора 5 в режимпропуска информации с выхода узла 6.На этом этап псевдодвоичногоумножения десятичных операндов окан45чивается, Результатом этапа являет "ся псевдодвоичное произведение врегистре 4 и межтетрадные переносы,зафиксированныев каждом модулеумножения матрицы 1.50На следующем этапе на основаниизафиксированных межтетрадных переносов в матрице 1 формируется кодкоррекции результата псевдодвоичного умноженияПоскольку на данномэтапе регистр 3 установлен в ноль55Это значения соответствующих кратныхмножимых на ход коррекции влиянияне оказывают, Данный этап выполняется под управлением потенциаль7 120ного сигнала с входа 12. Появлениеданного сигнала разрешает формированне кода крррекции в модуляхматрицы 1Если на этапе псевд 1 двоичногоумножения в 81-линейке был запомнен межтетрадный перенос (П ),то на этапе коррекции в даннойлинейке прибавится код коррекции"0110" к коду коррекции, накопленному в (8-1)1-линейке. Если при коррекции в 8 З-линейке возникнет меж 1тетрадный перенос (П ) то в(8+1)-линейке к накопленной коррекции прибавится код "6" (еслиП( ,); = О) или "12" (если П 1) =1),Таким образом, к концу этапа коррекм =цйи на выходе матрицы 1 сформируется значение кода коррекции резуль-.тата псевдодвоичного умножения,На следующем этапе - этапе формирования десятичного результата вузле 6 на основании полученногопсевдодвоичного произведения и на-:копленного кода коррекции формирует"ся десятичное произведение в коде"8-4-2-1" Ы ,ЮУзел 6 формирования десятичногорезультата реализован аналогичноизвестному устройству, В данномузле выполняется двоичное сложениепсевдодвоичного произведения и накопленного кода коррекции. Далееполученная двоичная сумма корректируется согласно следующему алгоритму:проанализировать межтетрадныепереносы, возникшие при двоичномсуммировании. Если в,некоторой тетраде перенос равен единице, то ксодержимому данной тетрады необходимо прибавить код коррекции "0110",проанилизировать межтетрадныепереносы, возникшие при первом11 11двоичном прибавлении кода 0 1 1 0Если в некоторой тетраде переносравен единице , то к содержимомуданной тетрады необходимо прибавитькод коррекции " 0 1 1 0" . Данные переносы поступают соот ветственно на четыре разряда входатетрадного переноса 26 - 28 и 33 соседнего старшего модуля той же строки, учитываясь здесь при формировании (+1)-й тетрады суммы частич. 25 ных произведений,Таким образом, на выходах 22 д-йстроки модулей умножения формируется -я сумма частичных произведений. На выходах 22 последней строкиЗОмодулей образуется двоичное произ"ведение. При обработке десятичныхчисел, представленных кодов 8-4-2-1,на входе 14 матрицы присутствуетединичный сигнал, Данный сигнал35поступает на входы 23 всех модулейумножения, Это обеспечивает выполнение в х 1-модулях условий коррекции используемых кратных множимых,дамножимого на один, два, или трибиты. Поэтому в ходе формирования-ой суммы частичных произведений фактически участвуют кратные множимыепредставлены кодом "8-4-2-1". В ос 45тальном выполнение этапа псевдодвоичного умножения не отличается от умножения двоичных чисел,На выходах 22 последней строки модулей образуется псевдодвоичноепроизведение,Через время, достаточное дляполучения всевдодвоичного произведения на входе 13 матрицы появляется управляющий сигнал. По егопереднему фронту межтетрадные переносы, сформированные на выходах29 - 31 модуля, запоминаются в томже модуле, Межтетрадный перенос свыхода 24 Ц-модуля поступает на Если после выполнения второго этапа в некоторой тетраде имеет место запрещенная комбинация (1010- 1111), то к содержимому данной тетрады необходимо прибавить код коррек- цИИ 110110 н.Поскольку на данном этапе коммутатор 5 установлен в режим пропускания информации с выхода узла 6 (на входе 12 присутствует единич 0282 8ное значение сигнала), то десятичноепроизведение через коммутатор 5 пос"тупает на разрядный вход регистре 4результата, где запоминается 1 посигналу на входе 11 управления приемом результата.Матрица умножения (фиг, 2) работает следующим образом.При обработке двоичных операндов 1 О на входах 13 и 14 матрицы присутству 1ет ноль. В Ц-модуле формируется3-я тетрада ь-й суммы частичныхпроизведений (на выходе 22) и четыре разряда межтетрадных переносов 15 (на выходах 24 и 29 - 31), образовав.шихся на выходах переноса первой-четвертой линеек сумматоров.вход 25 (х)1-модуля и здесь запоминается.Единичное значение на входе 13 матрицы обеспечивает выполнение этапа формирования кода коррекции. На основании межтетрадных переносов, зафиксированных на Ц-модулях в результате выполнения исевдодвоичного умножения, в модулях формируются коды коррекции 3-х тетрад д-х частичных псевдодвоичных произведений.Данные коды коррекции прибавляются к кодам коррекции, сформированным на выходах 22 (д)-й строки модулей. Если при сложении кодов коррекции на выходах 24 и 29 - 31 появляются переносы, то они поступают соответственно на выходы 26 - 28 и 33 (3+1)-модуля и учитываются здесьпри формировании кода коррекции (1+1)-й тетрады -го частичного произведения. Кроме того, межтетрад- ные.переносы, возникшие в 11-модуле, учитываются в данном модуле.Если межтетрадный перенос возник на выходе 31 3-модуля, то он поступает на вход 32 (+1)3-модуля, Поэтому коррекция, необходимая в данном случае, выполняется в этом модуле, В результате выполнения этапа формирования кода коррекции на выходе управляемой матрицы по" является юворПри обработке двоичных операндов 13-модуль умножения работает следующим образом (фиг,3).В двоичном режиме на его входах 23 и 18 присутствуют нули. Поэтому на четвертом и пятом выходах узлов 36 - 39.анализа постоянно находятся нули, а все элементы И 57 - 63 блокированы.На входы 66 - 69 модуля поступают соответственно разряды с внутритетрадным весом "1", "2", "4" и "8" д-й тетрады множителя с входа 17 модуля. На входы 70 - 72 и 74 модуля поступают соответственно разряды с внутритетрадным весом "8", "4", "2" и "1" (З-з.+1)-й тетрады мно."жимого с входа .19 модуля, на входы75 - 77 - разряды с внутритетраднымвесом "8", "4" и "2" (1-1)-й тетрады множимого с входа 20 модуля.Если младший бит д-й тетрады множителя равен нулю (вход 66), то навыходах узла 36 анализа также присутствуют нули, Если на входе 200282 1066 модуля единица, то узел 36 анализа пропускает информацию с входов70 - 72 и 74 модуля. Данная информация проходит через элементы ИЛИ44 - 46, и поступает на вход второ.го слагаемого сумматора 40 - наданном входе появляется 3-я тетрадакратного множимого Мн 16 . В этомслучае в сумматоре 40 выполняетсясложение 3-й тетрады кратного с3-й тетрадов (д)-й суммы частичныхпроизведений, поступающей на вход 1модуля. Межтетрадный перенос, форми="руемый при данном сложении, поступает на вьиод 24 данного модуля.При единичном значении разрядас весом "2" (вход 67 модуля) 1-йтетрады множителя на первый, второй,третий и шестой выходы узла 37 акализа проходит тетрада кратного множимого 2 Мн 16". Данная тетрада проходит через элементы ИЛИ 47 - 49 и всумматоре 41 складывается с 1-йтетрадой суммы частичных произведений, сформированной на выходе сумматора 40, Возникший при этом межтетрадный перенос поступает навыход 29 модуля. Аналогично этомупри единичном значении разряда с ве 11сом 4 ( вход8 ) 1 -й те трады множит еля узел 3 8 на свои первый, втор ой ,третий и шестой выходы пропускаеттетраду с входов 7 2 и 7 4 - 7 6 модуля( 1 -ю тетраду кратного множимо го4 Мн 16 ).35 Данная тетрада проходит через элементы ИЛИ 50 - 53 и в сумматоре 42складывается с тетрадой суммы частичных произведений, полученной на выхо 40де сумматора 41. Образующийся приэтом тетрадный перенос проходит навьиод 30 модуля.Аналогично, при единичном значении разряда с весом "8" д-й тетрадымножителя (вход 69) в сумматоре 4345производится сложение тетрады суммычастичных произведений, полученнойв сумматоре 42, с 1-й,тетрадой кратного множимого 8 Мн 16 , поступившейна входы 74 - 77 модуля и прошед 50 шеи через узел 39 анализа и элементы ИЛИ 54 - 56. Возникший межтетрадный перенос поступает на выход 31модуля,Таким образом, в результате двоич 55 ного умножения на выходе 22 модуляпоявляется 1-я тетрада 1-го мастичного произведения, на выходах24 и 29 - 31 присутствуют межтетрад12 ные переносы, возникшие в сумматорах 40 - 43.При обработке операндов, представленных кодом "8-4-2-1", д 1-модуль умножения работает следующим образом.В десятичном режиме на входе 23 модуля присутствует единица, что разрешает работу всех элементов И 57 - 63. На этапе псевдодвоичного умножения узлы 36 - 39 анализа и сумматоры 40 - 43 работают аналогично описанному выше для случая обработки двоичных чисел. При этом на входы узлов 36-39 анализа, а следовательно, и на входы второго слагаемого сумматоров 40- 43 поступают соответственно 3-е тетфрады кратных множимых Мн 10 Мн10 сдвинутого на один двоичЭ1-1 ный разряд влево, Мн - 10 , сдвинутого на два двоичных разряда влево, Мн 10 ", сдвинутого на три двоичных разряда влево.Как бьло показано ранее, на этапе псевдодвоичнрго умножения в операции должны участвовать множимое Мн и его кратные, представленные кодом "8-4-2-1".Выполнение коррекции кратных, со- гласно приведенной. таблице, осуществляется следующим образом.Если разряд с весом "2" -й тетрады множителя равен "1" (это говорит о том, что должно быть прибавлено кратное 2 Мн 10) и разряд с весом "8" 3-й тетрады кратного Ин .10 так" же равен единице (что в коде "8-4- -2-1" характерно лишь для комбинаций "1000" и "1001"), то срабатывает элемент И 57 (фиг. 3), обеспечивая подачу единиц через элементы ИЛИ 45 и 46 на разряды с весом "4" и "2" входа второго слагаемого сумматора 40.Если разряд с весом "4" ь-й тетрады множителя равен "1" (должно быть прибавлено кратное множимое 4 Мн10 ) и разряд с весом "8" 1-й тетрады кратного Мн 10 также равен единице (данная тетрада рав.на 111000" или ф 1001"), то срабатывает элемент И 58, обеспечивая подачу через элементыИЦИ 47 и 48 единиц на разряды с весом "8" и "4" входа второго слагаемого сумматора 41.Если разряд 68 с весом "4" -й тетрады множителя равен и разряд 00282271 с весом "4" 1-й тетрады кратногомножимого Мн10 также равен "1"(это является условием прибавлениякода "0110" к 1-и тетраде 4 Мн 10 ),то срабатывает элемент И 60,обеспечивая подачу через элементыИЛИ 55 и 56 единиц. В сумматоре43 3-я тетрада суммы частичных произведений, сформированная в суммато 10 ре 42, увеличивается на шесть.Если разряд 69 с весом "8" д-йтетрады множителя равен единице, разряды .72 с весом "2" и 71 с весом"4" З-,й тетрады кратного множимогоМи 10 соответственно равны "1"и- "0", то срабатывает элемент И 63,обеспечивая подачу через элементыИЛИ 51 и 52 единиц на разряды с весом "4" и "2" входа второго слагае 20. мого сумматора 42; в данном сумматоре производится сложение суммы .частичных произведений, полученнойв сумматоре 41, с кодом "0110",Если разряд 69 с весом, "8" 1-й25 тетрады множителя равен "1", разряды 72 с весом "2" и 71 с весом"4" соответственно равны "0" и "1",то срабатывает элемент И 62, подавая через элементы ИЛИ 50 и 5130 единицы на Разряд с весом 18 и 14"входа второго слагаемого сумматора42, в данном сумматоре складывается сумма частичных произведений,полученная в сумматоре 41, с кодомкоррекции "1100"Если разряд 69 с весом "8" -йтетрады множителя равен "1" и разряды 72 и 71,с весом "2" и "4" 3-ой1.1тетрады 10 -кратного множимого40 также равны "1", то срабатываетэлемент И 61, обеспечивая подачу через элемент ИЛИ 50 единицы на разряд с весом "8" сумматора 42, в данном сумматоре 1-я тетрада суммы час 45 тичных произведений, полученная сумматором 41, увеличивается на "1000",Кроме того, "1" с выхода элементаИ 61 поступает на выход 73 модуля,а отсюда на вход 80 соседнего50 модуля. Данная единица через элемент ИЛИ 53 ь (3+1)-модуля поступает на разряд с весом "1" сумматора 42 в сумматоре 42 1(+1)-модуля(1+1)-я тетрада суммы частичных55 произведений увеличивается на единицу. Таким образом, формируется11код коррекции кратного 8"Мн 1013 1Если разряды 69 с весом "8" -й тетрады множителя и 70 с весом 11 118 1 -. й тетр ады кратного множимого Мн " 1 О равны " 1 " , то срабатывает элемент И 5 9 , подавая " 1 " через элемент ИЛИ 5 1 на разряд с весом 11 114 входа второго сла гаемогосумматора 42 , полученная 3 -тетрада суммы частичных произведений в данно сумматоре увеличивается на " 0 1 00", Кроме того, " 1 " с выхода элемента И 5 9 поступает на выход 78 модуля, а отсюда - на вход 79 соседнего модуля .Данная единица через элемент ИЛИ , 4 9 проходит на разряд с весом . "2 " входа второго слагаемого сумматора 41 1(3+1)"модуля, (+1)-я тетрада сум мы частичных произведений увеличивается на "0010".На этапе формиоования кода коррекции на входе 18 Ц-модуля появляется единичный потенциал, По его переднему фронту межтетрадные переносы, сформированные сумматорами 41 - 43 модуля на этапе псевдодвоичного умножения, запоминаются соответственно узлами 36 - 38 анализа того же модуля. Межтетрадный перенос сумматора 40 поступает на выход 24 модуля, а отсюда " на вход 25 (д)3-модуля, где за,поминается в узле 39 анализа.Такая организация связей позволяет освободить последнюю линейку сумматоров для учета кода коррекции, который, нужно прибавить, если при сложении кодов коррекции в предпоследней линейке сумматоров возникает межтетрадный перенос. Единичное значение потенциалана входе 18 модуля разрешает работу узлов 36 - 39 анализа. Каждыйузел анализа модуля анализирует,межтетрадный перенос, зафиксированный в нем в результате псевдодвоичного умножения (П ), и межтетрадный перенос, пришедший на егоседьмой вход на этапе коррекции свыходов сумматоров 43 (д"1)-модуля,40, - 42 Ц-модуля соответственно(П( .,;).Г,сли, например, в узле 37 анализа зафиксирован П = 1, а наИего седьмой вход прйходит "0" с выхода межтетрадного переноса сумматора 40, то на его пятом выходе появляется единица, проходящая через 200282 14элементы ИЛИ 48 и 49 на разрядыс весом "4 н и "2" входа второгослагаемого сумматора 41; в данномсумматоре к 3-й тетраде кода кор 5 дирекции, полученной на выходе сумматорра 40, прибавляется код "0110". Межтетрадный перенос, сформированныйпри данном сложении, поступает нам выход 29 модуля и на седьмой вход10 узла 38 анализа.Если в узле 37 анализа П= О,9 1то на его седьмой вход приходитединица с выхода тетрадного переноса сумматора 40 (П( 1 ), и узел37 анализа также формйрует единицу на своем пятом выходе. Поэтомув сумматоре 41 к коду коррекции,накопленному сумматором 40, прибавляется "0110". Если в узле 37анализа зафиксирован П н на его9седьмой вход с выхода сумматора40 также пришел перенос П((у-ц это узел 37 анализа формирует единицы на своем четвертом выходе.25 Данная единица проходит черезэлементы ИЛИ 47 и 48 на разряды с1 11 11 11весом .8 и 4 входа второго слагаемого сумматора 41 в данном сумматоре к 1-й тетраде кода коррекции,полученной на выходе сумматора 40Вприбавляется код "1100", Остальные узлы анализа (36 - 39) работаютаналогично узлу 37 анализа,В результате на выходе 22 модуля формируется код коррекции 1-й35тетрады х-й суммы частичных произведений.Узел анализа (фиг. 4) работаетследующим образом.40При двоичном умножении и на этапе псевдодвоичного умножения прндесятичном умножении на входе 90,связанном с входом 18 модуля присутству т ноль. Поэтому элементы45И 85 и 86 блокированы, На вход 89приходит двоичный разряд множителя,на входы 91 - 94 - разряды тетрадыкратного множимого с внутритетрадными весами на "8" "4" "2" "1"Э 1исоответственно. При единичном зна 50 чении на входе 89 тетрада с входовпропускается на выходы 97 - 99 и 102узла, анализа,На этапе формирования кода коррекции на входе 90 появляется еди 55 ничный уровень. По его переднемуфронту в триггере 88 запоминаетсямежтетрадный перенос П", поступив 1 фший на вход 96 узла анализа. В