Устройство для нормализации двоичных чисел

. СОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 09) (11) 3(51) С 06 Г 7 38 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Патент Великобритании Р 1323825, кл. 0 4 А, опублик.1973.2. Авторское свидетельство СССР397908, кл. 0 06 Г 7/38,. 1973.3. Авторское свидетельство СССР М 783792, кл. 0 06 Р 7/38, 1978 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ НОРМАЛИЗАЦИИ ДВОИЧНЫХ ЧИСЕЛ, содержащее узел анализа, сдвигатель, регистр порядка, шифратор, причем вход устройства соединен с информационным входом сдвигателя и входом узла анализа, выход шифратора соединенс управляющим входом сдвигателя и-входом регистра порядка, выходысдвигателя и регистра порядка являются соответственно первым и вторым выходами устройства, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия, оно содер-жит преобразователь двоичного кодатетрад в код количества нулевыхстарших разрядов в тетрадах и коммутатор, причем вход узла анализа соединен с входом преобразователя двоич.ного кода тетрад в код .количестванулевых старших разрядов в тетрадах,выход которого соединен с информационным входом коммутатора, управляющийвход которого соединен с выходомшифратора, выход коммутатора соединен с входом регистра порядка иуправляющим входом сдвигателя,вход шифратора соединен с выходомузла анализа.10 Изобретение относится к вычислительной технике и может быть исполь.зовано при создании высокопроизводительных вычислительных систем.Известно устройство для нормализации двоичных чисел, содержащее матрицу из элементов памяти, логические элементы И, ИЛИ и выполняющеесдвиг входной информации параллельнона требуемое число разрядов заодин такт Я .Однако данное устройство длянормализации двоичных чисел содержитбольшое количество оборудования.Известно устройство для нормализации чисел, содержащее последовательно соединенные элементы логи",ческих уровней, каждый иэ которыхсодержит анализаторы содержимого нануль, дешнфраторы величины сдвига,шифратор и элемент И 2 .Недостатками этого устройстваявляются большой объем аппаратурных затрат и зависимость временивыполнения операции нормализации отразрядности нормализуемого числа.Наиболее близким по техническойсущности к изобретению является устройство для нормализации двоичныхчисел, содержащее узел анализа, двадешифратора,. два шифратора, двасдвигателя и регистр порядка, причем информационный вход первого сдвигателя соединен с входом узла анализа и входом устройствавыход узла анализа соединен с входом первогодешифратора, выход которого соединен З 5с входом первого шифратора, выходкоторого соединен с входом регистрапорядка и управляющим входом первогосдвигателя, первый выход которогосоединен с информационным входомвторого сдвигателя, управляющий входкоторого соединен с входом регистрапорядка и выходом второго шифратора,вход которого соединен с выходом первого дешифратора, вход которогосоединен с вторым выходом первого 45сдвигателя, выходы второго сдвигателя и регистра порядка являютсяпервым и вторым выходами устройства 3,Недостатком данного устройства 50является невысокое быстродействие.Цель изобретения - повышение быстродействия устройства для нормализации двоичных чисел,Поставленная цель достигается 55тем, что устройство для нормализации двоичных чисел, содержащее узеланализа, сдвигатель, регистр порядка,шифратор, причем вход устройствасоединен с информационным входомсдвигателя и входом узла анализа,выход шифратора сообщен с управляющим входом сдвигателя и входом регисхра порядка, выходы сдвигателя и регистра порядка являются соответственно первым и вторым выходами уст" 65 ройства, содержит преобразователь двоичного кода тетрад в код количест ва нулевых старших разрядов в тетрадах и коммутатор, причем вход узла анализа соединен с входом преобразователя двоичного кода тетрад в код количества нулевых старших разрядов в тетрадах, выход которого соединен с информационным входом коммутатора, управляющий вход которого соединен с выходом шифратора, выход коммутатора соединен с входом регистра порядка и управляющим входом сдвигателя, вход шифратора соединен с выходом узла анализа.На чертеже приведена схема предлагаемого устройства для нормализации двоичных чисел.Устройство для нормализации двоич ных чисел содержит узел 1 анализа, коммутатор 2, шифратор 3, преобразователь 4 двоичного кода тетрад в код количества нулевых старших разрядов в тетрадах, сдвигатель 5, регистр 6 порядка, вход 7, первый и второй выходы 8 и 9 соответственно.Устройство для нормализации двоичных чисел работает следующим образом.Пусть на информационный вход 7 поступает П -разрядное двоичное число О дОоа,. Это число поступает на вход узла 1 анализа, где разбивается на Й тетрад, начинаямладших разрядов, где й =и/4скобки 3 Г означают округление до ближайшего большего числа) . При этом на выходе узла 1 образуется Н -разрядный код, содержащий информацию о тетраде, в которой находится крайний старший значащий разряд нормализуемого П -разрядного входного двоичного числа. Этот код поступает на вход шифратора 3, который преобразует в нем место расположения стар. шей значащей тетрады в соответствующее двоичное число, вследствие чего на выходе шифратора 3 будет в соответствии с местом расположения старшей значащей тетрады определенное число.Вместе с тем входное И -разрядное двоичное число поступает на вход преобразователя 4 в виде расчлененного на К тетрад числа, где преобразуется место расположения крайней справа единицы разряда в соответствующее двухраэрядное двоичное число. При этом на выходе преобразователя 4 образуется Ц двухраэрядных двоичных чисел, которые поступают на информационный вход коммутатора 2. Одновременно на его управляющий вход поступает двоичное число с выхода шифратора 3. Это число в коммутаторе 2 выделяет только в соответствующей ейтетраде двухразрядное двоичное число, которое поступает на управляющий вход сдвигателя 5, Вместе,е тем1056181 Составитель А. КлюеКозориз Техред И.Гайду Редакто орректор С,Ше ж 706енного комитета СССений и открытийРаушская наб., д. одписное лиал ППП "Патент", г. Ужгород, ул. Проект на управлякщий вход сдвигателя 5поступает двоичное число с выходашифратора 3. Одновременно на информационный вход сдвигателя 5 поступает входное п -разрядное двоичноечисло, сдвигавжееся на определяемоешифратором 3 и коммутатором 2 числоразрядов влево. Старшие и младшиеразряды порядка с выходов соответственно шифратора 3 и коммутатора 2поступают на первый и второй входы аз 9307/42 Ти ВНИИПИ Государс по делам изобр 113035, Москва, Ж регистра 6 порядка, где запоминаются. В результате на выходах 8 и 9 будет соответственно нормализованное число и его порядок.Положительный эффект предлагаемо го устройства заключается в повышении быстродействия примерно в 2 раза путем параллельного анализа величины сдвига на количество нулевых тетрад и внутри выбранной тетра ды исходного двоичного кода.