Устройство для демодуляции двоичных сигналов

(1 Ю а) СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 27 22 ВН ОПИС ИЕ ИЗОБРЕТЕНОМУ СВИДЕТЕЛЬСТВУ дказ,фн 0 м 7 с 1 ВТОРСН м ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(72) В,П.Зайкин и А.Л.Покрасс (71) Куйбышевский электротехнический институт связи(56) 1. Авторское свидетельство СССР М 341170, кл, Н 04 В 15/00, 1970.2. Авторское свидетельство СССР 9 794767, кл. Я 04 Ь 27/22 1979 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ДЕИОДУЛЯ- цИИ ДВОИЧНА СИГНАЛОВ, содержащее блок преобразования входного сигнала, выходы которого подключены к входам блоков обработки сигналов, выходы которого соединены с входами сумматора, выход которого подключен к входу дискриминатора, а также регистр сдвига и блок формированиядвоичных комбинаций, выходы кото, рый соединены с соответствующщюи входами блоков обработки сигналов, о т л.и ч а ю щ е е с я тем что, с целью повышения достоверности прн воздействии межсимвольной ннУерФе: ренции, введены регистры памяти, мажоритарные блоки, коммутатор, распределитель импульсов записи и оперативный регистр, выходы которого подключены к одним входам регист" .ров памяти, другие входы и выходы . которых соединены с выходами распределителя импульсов записи и с . входами мажоритарных блоков, выходы которых подключены к одним входам коммутатора, другие входы и выход которого соединены соответственно с выходами распределителя импульсов записи и с входом регистра сдвига, при этом дополнительные выходы блока Формирования двоичных ;комбинаций подключены к входам опе 1 ративного регистра, соответствующий вход которого соединен с выходо дискриминатора.Изобретение относится к техникерадиосвязи и может использоватьсяв системах передачи дискретной информации по каналам связи с рассеянием энергии принимаемых сигналовво времени и по частоте.Известно устройство для демоду.ляции двоичных сигналов, содержащее перемножители, выходы которыхсоединены через сумматоры с входамивычитающих блоков, первый дополнительный сумматор, блок оценки импульсной реакции и линию задержки,вход которой соединен с выходомблока преобразования входного сигнала, второй дополнительный сумматор, выход которого соединен свходом дискриминатора уровня сигнала, регистр сдвига, выходы которогосоединены с первыми входами перемножителей Я ,Однако известное устройство имеет низкую достоверность.Наиболее близким к изобретениюпо техническому решению являетсяустройство для демодуляции двоичныхсигналов, содержащее блок преобра зования входного. сигнала, выходыкоторого подключены к входам блоковобработки сигналов, выходы которыхсоединены с входами сумматора,выходкоторого подкдюЧен к входу дискриминатора, а также регистр сдвигаи блок формирования двоичных комбинаций, выходы которых соединеныс соответствующими"входами блоковобработки сигналов Я .Однако .это устройство имеет низ-кую достоверность при воздейтсниимежсимвольной интерференции.Цель изобретения. - повышение достоверности при воздействии межсимвольной ийтерференции.Цель достигается тем, что в уст ройство для демодуляции двоичныхсигналов, содержащее блок преобразования входного сигнала, выходыкоторого подключены к входам блоковобработки сигналов, выходы которыхсоединены с входами сумматора, вы"ход которого подключен к входудискриминатора., а также регистрсдвига и блок Формирования двоич"ных комбинаций, выходы которых соединены с соответствующими входамиблоков Обработки сигналов, введены .регистры памяти, мажоритарные блоки, коммутатор, распределитель импульсов записи и оперативный регистр,выходы которого подключены к однимвходам регистров памяти, другиевходы и выходы которых соединенысоответственно с выходами распределителя импульсов записи и с вхо.дами мажоритарных блоков, выходыкоторых подключены к одним входамкоммутатора, другие входы и выходкоторого соединены соответственно с выходами распределителя импульсов записи и с входом регистрасдвига, при этом дополнительныевыходы блока формирования дноичныхкомбинаций подключены к входам5 оперативного регистра, соответствующий вход которого соединен с выходом дискриминатора,На чертеже представлена структурная электрическая схема предла 10 гаемого устройства.Устройство для .демодуляции двоичных сигналов содержит блок 1преобразования входного сигнала,блоки 2 обработки сигналов, блок 3формирования двоичных комбинаций,регистр 4 сдвига, сумматор 5, дискриминатор б; оперативный регистр 7,регистры 8 памяти, распределитель 9импульсов записи, мажоритарные20 блоки 10 и ко мутатор 11Устройство работает следующймобразом,С выхода блока 1 сигнал по каждой компоненте в виде отсчетов5 длительностью Т поступает на входсоответствующего блока 2 обработкисигналон, где в каждый момент ТИмеется М отсчетов сигнала, где М "память канаЛа М = Т/Т, а Т - длйтельность реакции канала на элементарную посылку.. С выходов блока 3 на другие вхо-.ды соответствующего блока 2 обра;бстки сигналов в течение тактоногоинтервала Т поочередно поступают 2 фЗ 5,различных двоичных комбинаций, длины.М.Из них в блоке 2 на основе отсчетов реакции канала на элементарнуюпосылку формируются все возможные40 варианты ожидаемого входного сигнала на интервале Т,Записываем выражение для любого отсчета ожидаемого сигналадлительностью Т. Для этого вводим обозначения.Пусть на интервале Т переданинформационный символ а;ф 13 тогда любой из остальных Мсимволов на интервале существования отклика канала длительностью Т от -го символа обозначаем а+- 1, где к - номер посылки на интервале Т, (к 1, 2,М), например, к=1 соот",ветствует элементу а, при к"2, получаем элемент а+ и т.д.,с -:"4-ый отсчет реакции канала наФЮЗЮэлементарную посылку (8 1, М);Ц- М -ый отсчет длительностью Тсформированного сигнала на-ом интервале анализа длительностью Т 9;Г;" интервал длительностью Тнакотором сосредоточена вся реакция канала на"ую посылку,т.е. номер интервала анализа6 соответствует номеру посылки,.и хранитсяв регистре,4 сдвига,сигналы из которого поступают в,блок 2 для необходимых вычислений,Сигналы, ойображающие меру близости 3 = д(Х, Ъ;), с выходовблоков 2 поступают на сумматор 5,где вычисляется общая Мера близостимежду анализируемым сигналомф наТ, н Р -ым вариантом сформированногосигнала 1 р"МР фе)Яа выходе устройства импульс появляется всякий раз, когда сформированный вариант сигнала Е; оказывается наиболее близким (более похо",жим), на принимаемый сигнал Е:;, досравнению со всеми ранее сформнро-.ванными на интервале Т);Комбинация символов ад соот"ветствующая этому веткору 2 р, записывается в оперативный регистр 7 сигналом с выхода дискриминатора 6т.е. в конце Т), интервала обработкив оперативном регистре 7 оказывает:ся записанной комбинация символовО(Р = Га.АР) соответствующаясйгналу Е;, наиболее близкому к принятому сигналу 2, .Содержимое оперативного регистра 7 в конце-го интервала обра.ботки, представляющее собой проме".жуточное решение об М символах комбинации а;, переписывается в одиниэ регистров 8 памяти сигналом сраспределителя 9 импульсов записи,где эти промежуточные решения хранятся до вынесения окончательногорапения о каждом символе комбинацииа;т,е. в течение М тактовыхинтервалов Т. В конце следующего( +1)-го интервала обработки в оперативном регистре 7 записывается комбинация символов о, а;у 7которая очередным сигналом с расйределнтеля 9 импульсов записи перепишется в следующий регистр 8 памяти.Через М интервалов обработки в ре" 5 гнстрах 8 памяти оказывается информация о переданных символахаа ,.,14" ) 1 Фф-У (МФф )1 ФМФ(М-).,; ааПредлагаемое устройство принимает 10 окончательное решение об элементеа;1 а.:в конце(+М)-го интервалаобработки с использованием всех предыдущих М промежуточных решенийспособом мажоритарного декодирования.1:Осуществляется это мажоритарнымиблоками 10, подключенными к соответствующим ячейкам регистров 8 памяти.Так в конце +М)-го такта обработки окончательное решение выноситсяоб элементе ам , который хранится на главной диагонали регистров8 памяти, С выхода соответствующегомажоритарного блока, входы которогоподключены к ячейкам регистров 8памяти, окончательное решение обэлементе а( , через коммутатор 11подается на вход регистра 4 сдвига. В конце ( +М)-го интервалаобработки регистр 4 сдвига переписывает это значение ажв своюпервую ячейку и на следующем интервале обработки только что вычисленное окончательное решение оба,Ы.используется в качестве уже известного символа а)( 2 . Другие ячей ки регистра 4 сдвига также получают1 новое содержание от соседних слева,ячеек. Выходом всего устройства де;модуляции является первая ячейка регистра 4 сдвига.46Каждый такт указанной процедуры обработки повторяется.Синхронность работы устройства.обеспечивает распределитель 9 импульсов записикоторый, производя за пись в соответствующий регистр 8 па-.,мяти, одновременно подключает коммутатор к мажоритарному блоку элемента а ,н . Выходы этого мажори,тарного блока соединены с нчейка ми регистров 8 памяти.Таким образом преимущество пред,лагаемого. устройства перед иэвест"ными заключаетаГ в повышении досто-,:благодаря более полному использованию имеющейся информации о пере"данных символах на каждом из анализируемых интервалов и тем самым 60:снижается влияние ошибочных решений,полученных ранее, В результате повышается достоверность передачиинформации в системе связи.1054924 ак 22/ВН Тираж 677 П И Государственного комитета СС о делам изобретений и открытий Москва, Ж, Раушская набписное 113035,/5 лиал ППП Патент , г. Ужгород, ул, Проектная, 4