Устройство для потенцирования массивов двоичных чисел

НИЯ вход вв ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТН САНИЕ ИЗО Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) 1 Авторское свидетельство ССС Р 330448, кл. С 06 Р 5/02, 1970.2. Авторское свидетельство СССР Р 641448 кл. С Об Р 7/38, 1976 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ПОТЕНЦИРОВА-. НИЯ МАССИВОВ ДВОИЧНЫХ ЧИСЕЛ, содер-жащее регистр аргумента, первый выход которого соединен с входом первого блока памяти, первый регистр, первый сумматор, первый выход кото" рого подключен к информационному входу триггера, второй блок памяти, блок сдвига, регистр результата и блок синхронизации, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия при обработке массивов чисел, в него введены восемь регистров, блок памяти и два сумматора, второй выход регистра ар гумента соединен с информационным входом первого регистра, выход которого подключен к первому входу пер-, вого сумматора, второй вход которого соединен с выходом второго регистра, выход первого блока памяти подключен к информационным ам второго и третьего регистро ыход первого регистра соединен с информационным входом четвертого регистра,выход которого подключен к входувторого блока памяти, второй выходпервого сумматора соединен с информационным входом .пятого регистра,выход которого подключен к входутретьего блока памяти, выход триггера соединен с первым входом второгосумматора, второй вход которого подключен к выходу шестого регистра,информационный вход которого .соединен с выходом третьего регистра,выход второго блока памяти подключенк информационному входу седьмогорегистра, выход которого соединен спервым входом третьего сумматора,выход третьего блока памяти подключен к информационному входу восьмого ффрегистра, выход которого соединенс первым входом блока сдвига, выходкоторого подключен к второму входутретьего сумматора, выход второгосумматора соединен с информационнымвходом девятого регистра, выход которого подключен к второму входу бло-.ка сдвига, выход третьего сумматорасоединен с информационным входом ре- Дйьгистра результата, управляющий вход (е,еустройства соединен с входом блокасинхронизации, выход которого под- ф,)ключен к управляющим входам всех регистров и триггера.ЖИзобретение относится к вычислительной технике н предназначено дляиспользования в высокоскоростныхуниверсальных и специализированныхвычислительных устройствах, предназначенных для обработки больших массизов данных.Известно устройство для потенци "рования, содержащее регистр аргумента, два блока памяти, узел сдви"га, триггер и коммутатор 11 .. Наиболее близким по техническойсущности к предлагаемому являетсяустройство для потенцирования, содержащее регистр аргумента, два блока памяти, узел сдвига, трйггер,блок управления, коммутаторы, буферный регистр, регистр результата исумматор. Быстродействие данногоустройства не превышает Т = 2 С++ 2 выл+ 2 сде где 1 см - времясуммирования на сумматоре, Ф 5время выборки иэ памяти, Фс в - время осуществления сдвига в блокесдвига (2 1.Недостатком известных устройствявляется низкое быстродействие,Цель изобретения - повышениебыстродействия при обработке массивов чисел. 10 Поставленная цель достигается тем, что в устройство для потенцирования массивов двоичных чисел, содержащее регистр аргумента, первый выход которого соединен с входом первого блока памяти, первый регистр, первый сумматор, первый выход которого подключен к информационному входу триггера, второй блок памяти, блок сдвига, регистр результата и блок синхронизации, введены восемь регистров блок памяти и два сумма О тора, второй выход регистра аргумента соединен с информационным входом первого регистра, выход которого подключен к первому входу первого сумматора, второй вход которого соединен с выходом второго регистра, выход первого блока памяти подключен к информационным входам второго и третьего регистров, выход первого регистра соединен с информационным входом четвертого регистра, выход которого подключен к входу второго блока памяти, второй вход первого сумматора соединен с информационным входом пятого регистра, выход которого подключен к входу третьего блока памяти, выход триггера соединен с первым входом второго сумматора, второй вход которого подключен к выходу шестого регистра, информационный вход которого соединен с вы ходом третьего регистра, выход второго блока памяти подключен к информационному входу седьмого регистра, выходкоторого соединен с первым входом третьего сумматора, выход 65 третьего блока памяти подключен кинформационному входу восьмого регистра, выход которого соединен спервым входом блока сдвига, выходкоторого соединен с первым входомблока сдвига, выход которого подключен к второму входу третьего сумматора, выход второго сумматора соединен с информационным входом девятогорегистра, выход которого подключенк второму входу блока сдвига, выходтретьего сумматора соединен с информационным входом регистра результата, управляющий вход устройства соединен с входом блока синхронизации,выход которого подключен к управляющим входам всех регистров и триггера.На чертеже представлена блок-схема предлагаемого устройства,Устройство содержит регистр 1 аргумента, первый 2, второй 3 и третий 4 блоки памяти, первый 5, второйб, третий 7, четвертый 8, пятый 9,шестой 10, седьмой 11,восьмой 12 идевятый 13 регистры, первый 14, второй 15 и третий 16 сумматоры, триггер 17, блок 18 сдвига, регистр 19результата и блок 20 синхронизации.Промежуточные регистры 5 - 13 итриггер 17 предназначены для кратковременного запоминания результатовпромежуточных вычислений и обеспечения конвейерного способа обработки.Вычисление Функции 2 от аргуменХта Х (ОХ С 1) производится в устройстве на основе следующих соотношений.Пусть Хо - число, образованноестаршими разрядами аргумента, б Х -число, образованное младшими разрядами аргумента. ТогдаХ Х +ах Хо2=2 О=2оДля определения точного значенияФункции 2 Х к значению Уо необходимодобавить приращение й У, равноехо+ах хо хо ах.ау = 2 О, - 2 = 2 (2 - 1),откуда, логарифмируя по основанию 2,получаемЕО,дх:х,+ Ео,(г"-) .1Тогда.Ро.АУ Хо+ 00 2 (Я -1ЬУ=2 . =Г Устройство работает следующимобразомВ первом такте работы устройствав регистр 1 аргумента 2 поступаетаргумент Х, Значение ЬХ из этогорегистра поступает на блок 2 памяти,хранящий таблицу преобразованийЕо, (2"-1) .Во втором такте дробная частьзначения из блрка 2 записывается врегистр 6, а характеристика - в ре1043646 ВНИИПИ ЗакаТираж 706 П 7339/52писное атент",Проектная,4 лиал ПППУжгород,у гистр 7. Одновременно значение Ха иэрегистра 1 аргумента записываетсяв регистр 5. Это число поступает насумматор 14, где суммируется с содержимым регистра 6, в результатечего на выходе сумматора 14 получаем значение мантиссы 0 о й У,В третьем такте дробная часть свыхода сумматора 14 записывается врегистр 9, а целая - в триггер 17,значения регистров 5 и 7 переписывайтся соответственно в регистры9 и 10. После этого на вход блока 3памяти, хранящего таблицу преобразований У о = 2 О, поступает содержимое регистра 8, а на вход блока4 - содержимое регистра , образуяна его выходе значение 2 ду, где(съ О.) - значение характеристикиЙУ, равное сумме значений триггера17 и регистра 10, Формируемое насумматоре 15. 20В четвертом такте значение иэблока 3 записывается в регистр 11,а значение с выхода сумматора 15 записывается в регистр 13В блоке 18сдвига производится сдвиг содержимого регистра 12 на с разрядов вправо,в результате чего образуется значение ЬУ., Это значение поступает насумматор 16, где суммируется,с содержимым регистра 11; равным Уо, 30В пятом такте результат суммироХвания, равный искомому значению У=2записывается в регистр 19 результата,Управление устройством осуществляется от блока 20 синхронизации, 35 содержащего генератор тактовыхимпульсов со схемами пуска и останова. После прихода сигнала пуска импульсы иэ блока синхронизации поступают на управляющие входы регистров устройства и с приходом каждого нового импульса промежуточные реэульааты, полученные в предыдущей ступени уст- ройства, записываются в регистры последующей ступени.Предлагаемое устройство работает по конвейерному принципу, поэтому в каждом такте в него можно вводить новый операнд. При обработке массивов чисел в каждом такте на выходе устройства появляется результат вычисления, Длительность такта определяется задержкой в наиболее медленной ступени устройства, который в данном случае является ступень, содержащая сумматор 16 и блок 18 сдвига. Поскольку задержка в данной ступени равна Т=1 +1 в, зто время и определяет длительность такта, а значит, и быстродействие устройства при обработке больших массивов чисел.Так как быстродействие прототипа определяется выражением см 2 "вь 5+ сдв,а быстродействие предлагаемого устройства при обработке больших массивов чисел равно Т =+ ссв,видно, что в известном устройствечисла обрабатываются на время 2 Э +