Устройство демодуляции двоичных сигналов

Номер патента: 896788

Авторы: Карташевский, Николаев

ZIP архив

Текст

(61) Дополнительное к авт, свид-ву 2) Заявлено 04.04,80(21) 2904478/18-09 соединением заявки Ю 4 1. 27/2 1 ооударстванный квинте СССР во делан изобретений и открытий(23)Приоритет бликовано 07.01.82. Бюллетень,Рй 1 та опубликования описания 09 .01.82(72) Ав В.Г. Николае етения евскин и(71) Заявитель лектротехнический институт -давя ппевски 54) УСТРОЙСТВО ДЕМОДУЛЯЦИИ ДВОИЧНАСИГНАЛОВ х 5 его ных Изобретение относится к радиотехнике и может использоваться в системах передачи дискретной информации.Известно устройство демодуляции двоичных сигналов, содержащее линию задержки, вход которой соединен с расщепителем сигналов, а один выход соединен с входом блока оценки импульсной реакции, выходы которого соединены с одними входами перемножителей,10 другие входы одних перемножителей соединены с выходами блока перебора, а других перемножителей - с выходами регистра сдвига, выходы всех перемножителей соединены с соответствующими1 входами сумматоров; последовательно соединенные первый блок сложения, дискриминатор уровня сигнала, блок ключей и блок реле, один выход которо-. го соединен с входом регистра сдвига, вход первого блока сложения соединен с выходом второго блока сложения 11 1.Однако в известном устройстве недостаточная помехозащищенность. Цель изобретения -озащищенности.Указанная цель достигается тем, что в устройство введены ключи, три блока памяти, шесть дополнительных блоков сложения, два усилителя, два инвертора, двенадцать дополнительных перемножителей, причем выходы сумматоров соединены с входами второго блока сложения и через одни ключи с входами блоков памяти, одни выходы которых через другие ключи соединены с одними входами соответствующих сумматоров, другие входы всех сумматоров соединены с соответствующими выходами линии задержки, выход первого дополнительного блока сложения через соответствующий ключ соединен с одним входом соответствующего сумматора, выход одного блока памяти через объединенные входы первых четырех дополнительных перемножителей соединены с одними входами второго, треть четвертого и пятого дополнитель8 4усилителя, выход четвертого дополнительного блока сложения соединен свходом второго усилителя,при этомодин выход блока реле соединен с од"ним входом блока перебора, другие входы которого соединены с соответству"ющими выходами блока реле, выход блока перебора соединен с дополнительным входом блока ключей.На чертеже изображена структурнаяэлектрическая схема предлагаемого :устройства.Устройство содержит расщепитель 1 сигналов, блок 2 обработки сигнала, состоящий из линии 3 задержки, блока 4 оценки импульсной реакции, сумматоров 5, блока 6 сложения, перемножителей 7, блоков 8 памяти и ключей 91 О, а также блок 11 перебора, регистр 12 сдвига, блок 13 сложения,дискриминатор 14 уровня сигнала,блок 15 ключей, блок 16 реле, дополнительные блоки 17-22 сложения, инверторы 23 и 24, усилители 25 и 26, дополнительные перемножители 27-38.Устройство работает следующим образом.Первый этап - при замкнутых ключах 1 О (перебор) . Сигналы, задержанные в линии 3 задержки, паралелльнопоступают на входы сумматоров 5. Одновременно на выходы этих сумматоровпоступают сигналы с выходов перемножителей 7. Кроме того, на дополнительные входы сумматоров 5 через замкнутые ключи 1 О с выходов блоков 8. памяти и дополнительного блока 17 сложения поступают предсказанные значения отсчетов сосредоточенной помехи. Таким образом, на выходе К-го сумматора 5 имеет место разностный отсчет. В дискриминаторе 14 сравниваются величины для разных наборов и фиксируется номер набора с минимальной величиной. Каждый раз при появлении мень" щего числа всех предыдущих на выходе дискриминатора 14 появляется импульс,(.открывающий блок 15 ключей. При этом набор через блок 15 ключей переписывается вблок 16 реле, где хранится до следующего срабатывания дискриминатора 14. По окончании перебора в бло" ке 16 реле будет записан набор, кото" рому соответствует минимальная вели.чина. Второй этап - при замкнутых клю"чах 9 ( предсказание помехи). Ключи 1 Оразомкнуты, ключи 9 замкнутыс выхо 3 89678 блоков сложения, выход второго допол" нительного блока сложения соединен с другим входом четвертого дополнительного перемножителя и одним входом пятого дополнительного перемножителя, выход третьего дополнительного блока сложения соединен с другим входом третьего дополнительного перемножителя и ддним входом шестого дополнительного перемножителя, выход перво га усилителя соединен с другим входом первого дополнительного перемножителя и одним входом седьмого дополнительного перемножителя, другой вход которого и другой вход шестого дополни тельного перемножителя соединены с выходом первого инвертора, другой вход пятого и один вход восьмого дополнительных перемножителей объединены и соединены с входом первого инвертора, выход восьмого дополнительного перемножителя соединен с другим входом второго дополнительного блока сложения, дополнительный вход которого соединен с одним входом девятого дополнительного перемножителя и через второй инвертор с одним входом десятого дополнительного перемножителя, выход девятого дополнительного пере- множителя соединен с одним входом шестого дополнительного блока сложения,другой вход которого соединен через одиннадцатый дополнительный пере- .множитель с выходом другого блока памяти соединенным также с другим вхоИ дом третьего дополнительного блока сложения и через двенадцатый дополнительный перемножитель с одним входом первого блока сложения, другой вход которого соединен с выходом десятого дополнительного перемножителя, другой вход которого и другой вход одиннадцатого дополнительного перемножителя соединен с выходом первого усилителя, выход второго усилителя соединен с другими входами двенадцатого, второго, восьмого и девятого дополнительных перемножителей, выход седьмого дополнительного перемножителя соединен с соответствующим вхо 50 дом третьего дополнительного блока сложения, выход пятого дополнительного перемножителя соединен с соответствующим входом четвертого дополнительного блока сложения, выход шес -55того дополнительного перемножителя соединен с другим входом пятого дополнительного блока сложения, выход .которого соединен с входом первого5 8967 да блока 11 перебора поступают оценки, но в регистр 12 сдвига знак еще не записан, С выходов сумматоров 5 через ключи 9 на входы блоков 8 памяти поступают чистые отсчеты ломе хи. С выхода первого сумматора 5 сигнал не используется для формирования оценки предсказания ) помехи. Выходной сигнал следующего сумматора через ключи 9, блок 8 памяти, ключ 10 будет 10 использован как оценка помехи на следующем этапе перебора и поэтому поступает на дополнительный вход сумматора 5,Таким образом ключи 9, О и бло ки 8 памяти осуществляют предсказание помехи.В блоках 17-38, образующих блок предсказания, происходит формирование оценки отсчета помехи, еще не вошед шего в линию задвржки, по тем отсчетам помехи, которые выделены сумматорами 5На вход ключа 1 О с выхода дополнигельного блока 17 сложения со знакощ И минус поступает оценка одной компо- ненты помехи, а с выхода дополнительного блока 18 сложения - оценка другой компоненты помехи. Как только начнется новый этап перебора, клю- З 0 чи 9 разомкнутся, ключи 10 замкнутся и новые, предсказанные отсчеты помехи поступят на дополнительные входы сумматоров 5.Таким образом, в предлагаемом устройстве повышается помехозащищенность. 40 выход девятого дополнительного перемножителя соединен с одним входом шестого, дополнительного блока сложения,другой вход которого соединен черезодиннадцатый дополнительный перемножитель с выходом другого блока памяФормула изобретения Устройство демодуляции двоичных сигналов, содержащее линию задержки, вход которой соединен с расщепителем сигналов, а один выход соединен с входом блока оценки импульсной реакции, выходы которого соединены с одними входами перемножителей, другие входы одних перемножителей соединены с выходами блока перебора, а дру гих перемножителей - с выходами регистра сдвига, выходы всех перемножителей соединены с соответствующими входами сумматоров, последовательно соединенные первый блок сложения,5 дискриминатор уровня сигнала, блок ключей и блок реле, один выход которого соединен с входом регистра сдвига, вход первого блока сложения соединен с выходом второго блока сложения, о т л и ч а ю щ е е с я тем,что, с целью повышения помехозащищенности, введены ключи, три блока памяти, шесть дополнительных блоковсложения, два усилителя, два инвертора, двенадцать дополцительных перемножителей, причем выходы сумматоровсоединены с входами второго блокасложения и через одни ключи с входамиблоков памяти, одни выходы которыхчерез другие ключи соединены с однимивходами соответствующих сумматоров,другие входы всех сумматоров соединены с соответствующими выходами линии задержки, выход первого дополнительного блока сложения через соответствующий ключ соединен с однимвходом соответствующего сумматора,выход одного блока памяти через объединенные входы первых четырех дополнительных перемножителей соединен содними входами второго, третьего,четвертого и пятого дополнительных блоков сложения, выход второго дополнительного блока сложения соединен сдругим входом четвертого дополнительного перемножителя и одним входом цятого дополнительного перемножителя, выход третьего дополнительного блока 1 сложения соедИнен с другим входомтретьего дополнительного перемножителя и одним входом шестого дополнительного перемножителя, выход первого усилителя соединен с другим входомпервого дополнительного перемножителя и одним входом седьмого дополнительного перемножителя,другой входкоторого и другой вход шестого дополнительного перемножителя соединены свыходом первого инвертора, другойвход пятого и один вход восьмого дополнительных перемножителей объединены и соединены с входом первого инвертора, выход восьмого дополнительного перемножителя соединен с другимвходом второго дополнительного блокасложения, дополнительньп 1 вход которого соединен с одним входом девятогодополнительного перемножителя и черезвторой инвертор с одним входом десятого дополнительного перемножителя, 896788ти, соединенным также с другим входомтретьего дополнительного блока сложения и через двенадцатый дополнительный перемножитель с одним входом первого блока сложения, другой вход ко- Зторого соединен с выходом десятого дополнительного перемножителя, другойвход которого и другой вход одиннадцатого дополнительного перемножителясоединен с выходом первого усилителя, 10выход второго усилителя соединен сдругими входами двенадцатого, второго, восьмого и девятого дополнительных перемножителей, выход седьмогодополнительного перемножителя соедииен с соответствующим входом третьего дополнительного блока сложения,выход пятого дополнительного перемножителя соединен с соответствующимвходом четвертого дополнительного блока сложения, выход шестого дополнительного перемножителя соединен сдругим входом пятого дополнительногоблока сложения выход которого соединен с входом первого усилителя, выходчетвертого дополнительного блока сложения соединен с входом второго усилителя, при этом один выход блока релесоединен с одним входом блока перебора, другие входы которого соединены с соответствующими выходами блока реле, выход блока перебора соединен с дополнительным входом блока клычей,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке Р 2714086/09,кл. Н 04 1. 27/22, 1979 (прототип).

Смотреть

Заявка

2904478, 04.04.1980

КУЙБЫШЕВСКИЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ СВЯЗИ

КАРТАШЕВСКИЙ ВЯЧЕСЛАВ ГРИГОРЬЕВИЧ, НИКОЛАЕВ БОРИС ИВАНОВИЧ

МПК / Метки

МПК: H04L 27/22

Метки: двоичных, демодуляции, сигналов

Опубликовано: 07.01.1982

Код ссылки

<a href="https://patents.su/5-896788-ustrojjstvo-demodulyacii-dvoichnykh-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство демодуляции двоичных сигналов</a>

Похожие патенты