Патенты опубликованные 30.06.1990

Номер патента: 1575171

Опубликовано: 30.06.1990

Автор: Тимошкин

МПК: G06F 7/50

Метки: 5421, десятичный, коде, одноразрядный, сумматор

...причем выходы разрядов трехразрядного двоичного сумматора соединены с первыми входами соответствующих разрядов корректирующего трех- разрядного двоичного сумматора, выходы разрядов которого соединены с выходами разрядов десятичного сумматора с первого по третий, выход четвертого разряда которого соединен с выходом сумматора по модулю два, первый, второй и третий входы блока формирования сигнала коррекции соединены с выходами соответственно первого, второго и третьего разрядов трехразрядного двоичного сумматора, а выход годключен к вторым входам первого и второго разрядов корректирующего треХраЗ - рядного двоичного сумматора, входу первых, вторых и третьих разрядов первого и второго операндов десятичного сумматора соединены...

Номер патента: 1575172

Опубликовано: 30.06.1990

Авторы: Авгуль, Супрун

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...сумматор работает следующим образом,На входы 6 .9 подаются двоичные переменные х. хсоответственно, На выходе 10 реализуется логическая функция Значения логических функций, реализуемых четырехвходовым одноразрядным сумматором, представлены в таблице. х/6 х /7 х/8 х/9 Г/12 Г/11 йо/10 25 й = х х 9 хЯ Формула изобретения Четырехвходовый одноразрядный сумматор, содержащий элемент И и элемент СЛОЖЕНИЕ ПО МОДУЛЮ 2, выход которого соединен с выходом суммы сумматора, а -й вход (=1,2,3) соединен с 30 Е = К(К(х,х,х,х )к х х хххЧх хххЧхххх 4 Ух хух х) х-м входом сумматора, четвертый вход 35соединен с четвертым входом сумматора и первым входом элемента И, выход соответствующая сигналу младшего переноса, На выходе 12 реализуется логическая...

Номер патента: 1575173

Опубликовано: 30.06.1990

Авторы: Шостак, Яськевич

МПК: G06F 7/52

Метки: умножения, чисел

...выполняетсяза и циклов, каждый из которых реализуэуется за (п+1) тактов, В течение одного цикла в устройстве формируетсячастичное произведение множимого наодин разряд множителя, а также осуществляется.подсуммирование этого частич5173 5 15 20 25 ЗО 5 157ного произведения к ранее накопленнойсумме частичных произведений. На Фиг.Зприведена диаграмма, поясняющая рабо-ту устройства в течение двух цикловдля случая п=4 (например, 32-разрядные сомножители, представленные в2 ф-ричной системе счисления).Ниже кратко описывается работа в течение одного цикла,В первом такте каждого цикла вблоке 5 осуществляется умножение соответствующего разряда множителя, хранимого в младшем разряде регистра 2и поступающего на вход 10 блока 5,.на младший разряд...

Номер патента: 1575174

Опубликовано: 30.06.1990

Авторы: Джус, Романов

МПК: G06F 7/52

Метки: двух, разрядных, умножения, чисел

...1 И, формируется первое частичное произведение. В этом случае,когда блок 9 вырабатывает управляющийсигнал ."Меньше-равно", первое и следующие частичные произведения представляют собой соответственно несдвинутый и сдвинутый на требуемое число разрядов влево код первого сомножителя, хранящийся в регистре 4 мно 40жимого, Сформированное таким образомпервое частичное произведение черезэлементы ИЛИ блока 2 элементов ИЛИпоступает на входы накапливающего сумматора 5 для накопления соответствую 45щей суммы частичных произведений. После задержки на один такт работы устройства в блоке 8 последовательногоопроса значащих разрядов сомножителяимпульс производит опрос следующего50более старшего, разряда регистра 3 .множителя. Длительность первого...

Номер патента: 1575175

Опубликовано: 30.06.1990

Авторы: Запорожан, Пузанков

МПК: G06F 17/14, G06F 7/52

Метки: конвейерный, умножитель

...выталкивает А,. В буферный регистр 3 и триггер 5 первого блока заносятся соответственно скоммутирован" ное множимое А и Рх а в регистре 7 фиксируется первая сумма частичных произведений. В буферный регистр 3 и триггер 5 второго блока загружаютсяг скоммутированное множимое А( и Р Кроме того, инструкции й и Г загружаются в регистры 6 блоков Б, и Б соответственно, а субрегистр 8 фиксигрует частичный множитель Ь . Следовательно, в блоке Б вычислейие первой суммы частичных произведений сомножителей Аг и Вх совмещается с коммутацией А. В блоке Бх совмещаются коммутация Ах и вычисление второй суммыСоставитель Е.МурзинаРедактор Н,Кищтулинец Техред Л,Сердюкова Корректор О,Ципле Заказ 1785 Тираж 571 ПодписноеВНИИПИ Государственного комитета...

Номер патента: 1575176

Опубликовано: 30.06.1990

Авторы: Овчаренко, Рябуха

МПК: G06F 7/552

Метки: возведения, степень

...его выходе появится импульс переполнения. Одновременно первый входнойимпульс последовательности х Формирует в накапливающем сумматоре чис -.(1,5) 7 . Этотже импульс, воздейстп 7вуя на узел 1.3, Формирует в его накапливающем сумматоре число 1(2,5) 7(1,5)7 р и посРедством РаспРеделителя 7 импульсов заносит в накапливающий сумматор 4 (и) число, соот:15ветствующее очередному члену ряда разностей и-го порядка последовательности (У Ор 5) 1В дальнейшем очередные импульсывходной последовательности х параллельным кодом в сумматор 9 резульи,лтата записывают числа 2 -1, 3 -2соответственно. В результатепосле поступления некоторого(1 с)-го импульса будет выполнено 257(1 р 5)" 1, В этот момент на выходесумматора результата 9 вновь появится импульс...

Номер патента: 1575177

Опубликовано: 30.06.1990

Авторы: Афанасьев, Деревянкин, Иващенко, Марковский, Меликов, Пустовойтов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...второго 2 регистров соответственно. С приходом оче редного ТИ значения г и М,г заносятся. в первыйи второй 2 регистры соответственно. На этом выполнение перт, Вой итерации завершается.В процессе выполнения второй ите рацИИ ПО зНачениям г г И Мг В усТройстве аналогично описанному выше формируются значения гз и М , которые будут занесены в первый 1 и второй 2 регистры соответственно очеред ным ТИ, Следующие итерации Выполняютаналогично.Итерационный процесс продолжается до тех пор, пока в результате вы полнения очередной Я-ой итерации все ш старших числовых разрядов числа 55 сг, г 5 не станут одновременно равными единице. При этом блок 11 управления запрещает прохождение ТИ со своего второго входа на первый выход иформирует на третьем...

Номер патента: 1575178

Опубликовано: 30.06.1990

Авторы: Гайда, Кожемяко, Коровина, Мартынюк, Скорюкова

МПК: G06F 7/62

Метки: длительностей, импульсов, сложения

...элементов 2 ячеек 11, и единичный сигнал с выхода элемента НЕ 11. В результате с выхода элементов К 5 на Б-вход ЕБ-триггеров 3 ячеек1 , поступает единичный сигнал, устанавливая послецние в единичное состояние. Логическая "1" на прямом выходе М-триггеров 3 ячеек 11, , по. - ступающая на нулевые входы бистабильных элементов 2 ячеек 11 обнуляет их, Таким образом, биста 1" бильные элементы 2 срабатывают последовательно до тех пор, пока временной интервал не преобразуется в цифровой код, соответствующий количеству сработавших за это время бистабильных элементов 2, При этом после прекращения поступления входного сигнала происходит обнуление всех сработавших бистабильных элементов 2, кроме последнего, 1.-го. Наличие единичного сигнала хотя бы...

Номер патента: 1575179

Опубликовано: 30.06.1990

Авторы: Герасимов, Караваев, Шахмейстер

МПК: G06F 7/68

Метки: двоичный, умножитель

..."О" в состояние логической "1", т.е. на его выходе формируется передний фронт импульса поступающего на тактовый вход соответ", 6 твующего Э-триггера 2. При этом 0-триггер 2, в зависимости от состояния сигнала на его информационном входе, либо переключается в единичное Состояниелибо сохраняет состоя%не логического "О". Следующий импульс, поступающий с информационного входаумножителя, сбрасывает ранее установленный 0-триггер 2. Таким образом, Йа выходах тех 0-триггеров 2, на инормационных входах которых поддерживается сигнал логической "1 ф, форми.-уются импльсы длительностью, равнойтельности паузы между импульсами ходной частоты. Причем упомянутые Импульсы, формируемые на выходах 0- триггеров 2, не пересекаются во времени, поскольку...

Номер патента: 1575180

Опубликовано: 30.06.1990

Авторы: Латынов, Попов

МПК: G06F 7/68

Метки: импульсов, следования, умножения, частоты

...=И + + Ь Ы ;, то частота на выходе устройства будет определяться следующим образом:.Р М Р ,ат,ен.м - МР ф И(Т+ЛТ)Р, Т.+ДТ, кф 1где Р = ---- частота следованияХ Т+ДТимпульсов на соответствующем участкелинеаризации,В том случае, когда входной сигнал соответствует линейному участку, код коррекцииИ =0 и в сумматоре 5 будет переписываться только код И, , Импульс входной последовательности проходит через элемент 1 задержки и сбрасывает счетчик 2 в нулевое состояние, подготавливая его к работе. Импульсы тактовой последовательности Р проходят через делитель 10 час- Ототи следования импульсов на счетный вход счетчика 2, В течение каждого периода Т следования импульсов входной последовательности в счетчике формируется кодовый эквивалент И=Т, Р М ....

Номер патента: 1575181

Опубликовано: 30.06.1990

Авторы: Корженевский, Рябуха, Уханов

МПК: G06F 9/34

Метки: адресов, параллельного, формирования

...24записаны заранее вычисленные значения индексов для всех возможных значений шага, представленных в таблице(для наглядности фактически хранимыедвоичные коды преобразованы в десятичные). С выхода блока 24 значение индекса поступает на первый вход сумматора 25, второй вход которого является входом сдвига узла 23, Сумматор 25 пу-. тем поразрядного суммирования по модугпо Р значений, поступающих на первый и второй вход, сформирует на пер вом выходе значение формируемого но5181 6 35 40 45 5 152мера блока, а на втором выходе значение приращения адреса ячейки.Группы старших разрядов узла23, являющиеся выходами поля приращения адреса блока 8, поступают навторые входы сумматоров 12, на первые входы которых поступает с регистров 1 через...

Номер патента: 1575182

Опубликовано: 30.06.1990

Авторы: Ручка, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/50

Метки: заданий, процессорам, распределения

...задачам,непосредственно информационно связанным с решенной задачей, и происходитизменение на единицу кодов степенизахода этих задач (при этом могут ссформироваться запросы на решениенекоторых из этих задач, если станутнулевыми их коды степени захода). Приэтом псевдопетля вершины графа, образованная единичным значением разряда в коде решенной задачи, приводит к Формированию единичного импульса на выходе блока 6 памяти, соответствующем решенной задачеЭтот импульс поступает на входы одноименного элемента И 34 группы, закрытого нулевым сигналом с инверсного выхода одноименного триггера 36 группы, а также одноименного элемента КЛИ 35 группы и по заднему Фронту переводит триггер 36 группы в нулевое состояние, означающее, что задание не...

Номер патента: 1575183

Опубликовано: 30.06.1990

Авторы: Дмитров, Сперанский, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G06F 9/50

Метки: заданий, между, распределения, эвм

...на входе устройства 19,о чем свидетельствует единичный сигнал с выхода элемента ИЛИ-НЕ 15 дляодного из информационных выходов 23,123,3 блоков 1,1-1.3 регистров коммутатор 17 является открытым,Код задачи с соответствующеговыхода 23.1-23.3 блока 1,1-1,3 регистров поступает на входы блока элементов ИЛИ 13. Далее с выхода блока элементов ИЛИ 13 код задачи поступает непосредственно,в блок 1,1-1.3 регистров, той ЭВМ, которая может выпол 15751831 О 20 30 40 Формула изобретения 50 Устройство для распределения заданий между ЭВМ, содержащее три канала, а в каждом канале счетчик, схему сравнения, первый блок элементов И, первый элемент И, первый элемент ИЛИ, причем в.каждом канале выходы первого блока элементов И соединены с входами первого...

Номер патента: 1575184

Опубликовано: 30.06.1990

Авторы: Ганитулин, Попов, Ступин, Туравинин

МПК: G06F 9/50

Метки: организации, очереди

...закрыт элемент И 61 а по инверсному входу открыт элемент И 15. Поэтому сигналом с выхода элемента 8 задержки подтверждается нулевое состояние триггера 17. Время задержки элементом 8 определяется временем переходных процессов в элементах И 28, регистре 25 и элементе ИЛИ 30.Импульсом с выхода элемента 9 задержки двоичный код первого абонента с выходов шифратора 31 записывается в тот блок 2 формирования очереди, где имеется наименьшая очередь через соответствующий элемент И 22. Время задержки элементов 9 задержки определяется временем переходных процессов в элементе И 15 и триггере 17.По импульсу с выхода элемента 10 задержки, время которого определяет 35 ся переходными процессами в элементах И 57 и регистрах 56, в блоке 2через открытый...

Номер патента: 1575185

Опубликовано: 30.06.1990

Авторы: Жулай, Игнатюк

МПК: G06F 11/25

Метки: анализатор, сигнатурный

...и 13 шиФратора 1.111 ийратор 1 (йиг,2) содержит резисторы 14-17, компараторы 18 и 19 диод 20, элемент ИЛИ 21, элемент НЕ 22,кэнденсатор 23. 25Анализатор работает следующим образом,Анализируемая двоичная последовательность дискретных сигналов, имеющих три состояния, поступает черезийформационньгй вход 9 анализатора навход шифратора 1, который перекодирует каждый бит укаэанной последовательности в два бита, получаемых навьгходах 12 и 13 в соответствии с дан 35ными таблицы. подключающее тактовый вход 10 устройства к входу элемента И 3, Анализатор при этом работает обкчным образом причем третье состояние на входе 9 интерпретируется "0" на выходешифратора 1,При контроле точек с тремя состояниями оператор может перевести элемент 6 в другое...

Номер патента: 1575186

Опубликовано: 30.06.1990

Автор: Музыченко

МПК: G06F 11/10

Метки: модулю, остатка, формирования, числа

...Тактовые импульсы поступают через элемент И 6 на счетный вход счетчика 8 и вычитающего счетчика 10. Работа продолжается таким образом до момента обнуления счетчика 10 (в паузу между тактовыми импульсами), за это время на его вход и вход счетчика 8 поступит число импульсов, равное остатку по модулю К веса соответствующего разряда входного кода, и в счетчике 8 оказывается записан код остатка по модулю К веса следующего разряда входного кода, При обнулении счетчика 10 на выходе дешифратора 9 появляется единичный сигнал, который возвращает триггеры 1 и 2 в исходное состояние, сбрасывает блок 3, который перестает пропускать тактовые импульсы, и разрешает запись в счетчик 10 кода веса следующего разряда входного кода (по модулю К) с с...

Номер патента: 1575187

Опубликовано: 30.06.1990

Авторы: Суярко, Тимонькин, Тищенко, Ткаченко, Тюрин, Харченко

МПК: G06F 11/16

Метки: кодовых, последовательностей

...адрес следующего (второго) эталона с выходов 1,1 блока 1 постоянной памяти, Этот адрес устанавливается на адресных входах блока 1 постоянной памяти по выходам счетчика 2, Таким образом, на выходе 1.3 блокапостоянной памяти устанавливается значение очередного эталона, на выходе 1,1 - адрес ячейки памяти со значением следующего эталона, а на выходе 1,2 - значение "1", По импульсу на выходе 7.2 распределителя 7 вновь устанавливается триггер 12 и записывается в регистр 3 значение очередного эталонного сигнала с выходов 1.3 блока 1 постоянной памяти. Это новое значение эталона с выходов 3,1 регистра 3 поступает на вторую группу входов первого блока 5 сравнения, на первой группе входов которого выставлена информация,с группы 21 входов...

Номер патента: 1575188

Опубликовано: 30.06.1990

Авторы: Вишняков, Герман, Орловский, Поправкин, Щурко

МПК: G06F 12/00

Метки: адресации, памяти

...3 сигналами У 4У .Далее блок 21 выдает сигнал СЛ,А, азатем СЛ,О, Этим достигается формирование порядковых номеров байтов всчетчиках 3 так же, как и в ранее описанной команде чтения. Параллельно сэтим в счетчик 9 записывается номерблока памяти (МЛД.РАЗ) сигналом У .Соответственно записанному номеру дешифратор 10 возбуждает выход ВБР.,который разрешает прохождение сигнала записи ЗП,П через элемент И 6на вход управления записью блока памя"ти 2 . В случае, когда нужно записы Квать последовательно несколько байтов (не более восьми), дополнительнок описанному сигнал ЗП,П через элемент 8 поступает на счетный входсчетчика 9 увеличивая его содержимое1 11на 1 , т, е . определяя э тим следующий по порядку :блок памяти, используемый для...

Номер патента: 1575189

Опубликовано: 30.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...должен бытьНУ. Сигнал ВУ на выходе 23 являетсяпризнаком неисправности в матрице элементов коммутации и должен восприниматься процессором, иак запрет на ис-,пользование блоков из данной подеистемы.55 формула изобретения Устройство для адресации блоков памяти, содержащее, группу переключа телей, регистр адреса, дешифратор адреса, первую группу элементов ИЛИ, две группы элементов коммутации, образукнцие треугольную матрицу размерности пхп, причем информационный вход регистра адреса является адресным входом устройства, выход регистра адреса соединен с входом дешифратора ад" реса, выходы элементов ИЛИ первой груп. пы являются выходами устройства, элементы коммутации первой группы рас" положены по главной диагонали матрицы, а элементы...

Номер патента: 1575190

Опубликовано: 30.06.1990

Авторы: Бурман, Ерасова, Левин

МПК: G06F 12/16

Метки: динамической, памятью

...формируется сигнал конца цикла, который поступает на установочный вход триггера 11. На его инверсном выходе появится ответный сигнал, который поступает на выход 17 и на вторые входы элементов И 6 и 7, запрещая прохождение внешних сигналов запроса на вход шифратора 9. Это необходимо для того, чтобы в регистр 10 повторно не записывалась предыдущая комбинация сигналов, соответствующая удовлетворенному запросу, так как после сигнала конца цикла блок 3 синхронизации опять начинает формирование сигналов опроса на своем четвертом выходе, поступающих на тактовый вход регистра 10. Когда с входов 12 или 13 снимается сигнал запроса, то на выходе элемента ИЛИ 8 появляется сигнал, который, поступая на вход сброса триггера 11, устанавливает его...

Номер патента: 1575191

Опубликовано: 30.06.1990

Авторы: Орлов, Тунев, Устинов

МПК: G06F 13/00

Метки: абонентами, сопряжения, эвм

...сигнал Зп 2 поступает на первый вход третьего элемента И 16 с его выхода по линии Чт 1 с второго выхода блока 4 обмена на второй вход блока 2 коммутации и включает блок 2 коммутации на чтение информации в первую группу его информационных входов-выходов и далее в ЭВМ в случае, если в цикле "Ввод" в блок 4 обмена на его шестой вход и далее на второй вход второго элемента ИЛИ 13, то срабатывает второй элемент ИЛИ.13, на который поступил сигнал СИП 2, и включает блок 2 коммутации активным нулевым уровнем сигнала Зп 3 по линии Зп 3 с четвертого выхода блока 4 обмена на четвертый вход блока 2 коммутации на запись информации с третьей группы информационных входов-выходов блока 2 коммутации и далее сигнал Зп 3 поступает на второй вход...

Номер патента: 1575192

Опубликовано: 30.06.1990

Авторы: Бенкевич, Зарецкий, Мазаник, Сорокин

МПК: G06F 13/00

Метки: внешней, выделения, области, памяти

...ИмпульсРс элемента 18 задержки через единственно открытый элемент И 24 в одном из блоков 2 анализа свободных участков внешней памяти подается на разрешающий вход соответствующего регистра 25 и начальный адрес оптимального участка внешней памяти из регистра 25 переписывается в регистр 4, Кроме того, на выходе элемента ИЛИ 26 одного из блоков 2 анализа свободных участков внешней памяти, на котором выделен свободный участок памяти, появляется единичный импульс, который подается на разрешающий вход дополнительного регистра 27 и код номера внешнего носителя из дополнительного регистра 27 переписывается в ре-. гистр 5. В том случае, если нет свободного участка памяти, размер которого больше или равен требуемому, в момент возникновения...

Номер патента: 1575193

Опубликовано: 30.06.1990

Авторы: Гриненко, Лихтецкий, Смирнов

МПК: G06F 13/14

Метки: двух, магистралей, сопряжения

...процессовпри переключении устройства,"Единица" с выхода триггера 1 Опоступает на первую группу входовгруппы 12 элементов И и элементовИ 14-16, разрешая прохождение черезних соответственно адресных разрядовс выхода регистра адреса 4 сигналовчтения или записи с шин 21 или 22и сигнала ответа с выхода блока 1 па.мяти на шину 29. Коммутатор 2 магистрали срабатывает при наличии сигналавыбора с выхода триггера 1 О и сигналов "Чтение" или "Запись", определяющих направление передачи данных.При наличии сигнала чтения на шине 21данные передаются из блокапамяти вдвухнаправленную информационноадресную магистраль 25, При наличиисигнала записи на шине 25 информация передается из магистрали 25 вблок 1 памяти.Адрес в блок 1 памяти поступаетс выхода...

Номер патента: 1575194

Опубликовано: 30.06.1990

Авторы: Мироновский, Трахтенберг, Шор

МПК: G06F 15/00, G06F 17/17

Метки: аналого-цифровой, нелинейный, процессор

...10 и 11 останутся в нулевом состоянии. По следующему импульсу с гене ратора 1 в регистры 4 и 5 занесутся коды х и счетчика 2, затем.из кода счетчика 2. вычитается единица и компараторы 10 и 11 установятся соответственно в единичное и нулевое состояние, блокируя при этом выход генератора 1 на счетный вход счетчика 2 В связи с тем что триггер 8 установлен в нулевое состояние, муль. - типлексор 7 подключен к входам блока 6 памяти и цифроаналогового преобразователя 20 счетчик 2 и установятся каэйфиииеитыаа,аай и индекс пй(Я), соответствующие первому участку аппроксимации. Блок 9 перейдет в режим слежения и воспроизведения фуНкции в соответствии спервым. участком аппроксимации.На остальных участках аппроксимации аналого-цифровой...

Номер патента: 1575195

Опубликовано: 30.06.1990

Автор: Виноградов

МПК: G06F 13/42

Метки: многопроцессорной, системы, сопряжения

...входы 34 двунаправленных усили телей-формирователей 35 прямой передачи. Одновременно с выхода управления схем 33 приемных согласующих поступает сигчал готовности данных на вход 41 и признак управления (если 50 это адресуемая команда управления на вход 47, сигналы готовности данных и управления поступают одновременно на соответствующие входы 50 и 52 первого элемента И 51, с выхода которого сигнал поступает на информацион-. ный вход 53 триггера 54 запроса арбитра и на вход 55 третьего элемента И 56, При появлении разрешения на2 готовности канала, первый выход которого поступает на вход 23 согласующих схем 11 передачи, с выхода которых по соответствующей линии связи сигнал проходит через приемные со 5 гласующие схемы 33 и далее поступает...

Номер патента: 1575196

Опубликовано: 30.06.1990

Авторы: Митрофанов, Митрофанова, Нагулин

МПК: G06F 15/173

Метки: архитектурой, конвейерной, многопроцессорная

...запоминающим устройством 2, либо с оперативным запоминающим устройством 3 в зависимости от состояния коммутатора 4, управляемого процессором 5. Обработка данных начинается по готовности данных для считывания, о чем процессору 5 сообщает процессор 1 через специально выделенную в ОЗУ ячейку межпроцессорной связи, Цанные обрабатываются по заданному алгоритму, Пусть процессор 5 начал рабо. - тать с пакетом данных из оперативного запоминающего устройства 2. Процессор 1 запишет в этом же втором такте в оперативные запоминающие устройства 2 и.3 одновременно следующий пакет данных, полученный им извне и обработанный по соответствующему алгоритму.В третьем такте работы конвейера процессор 1 занесет третий пакет данных в оперативные запоминающие...

Номер патента: 1575197

Опубликовано: 30.06.1990

Авторы: Антипов, Куц, Мостепанов, Цемик

МПК: G06F 15/16

Метки: контроллер, магистралью, общей, процессоров, связи

...28 с кодом системного адреса на входе 29 контроллера 3, которому принадлежит приемник. Если коды равны, то единица с выхода схемы 14 сравнения открывает элемент И 24, В магистраль 4 в это время передается признак адреса, о чем свидетельствует поступление на второй вход элемента И 24 единицы с линии признака передачи адреса магистрали, При этом единица с выхода элемента И 24 ближайшим импульсом синхронизации записывается в триггер 10, переводя приемник в состояние ТЮК. При этом единица с выхода триггера 10, во-первых, поступая на входы управления триггера 10 и регистра 17 адреса, запрещает изменение состояния триггера 10 посредством записи инФормации с его инФормационного входа. и запись в регистр 17 адреса, Фиксируя в нем таким...

Номер патента: 1575198

Опубликовано: 30.06.1990

Авторы: Глушан, Курейчик, Пришибской

МПК: G06F 7/06

Метки: перебора, сочетаний

...ИЛИ, выход первого элемента задержки подключен к управляющему входу ключа, информационный вход ключа является тактовым. входом устройства, выход ключа подключен к входу второго элемента задержки, счетный вход 1-го триггера ( 1,п) подключен к выходу 1.-го элемента ИЛИ первой группы, прямой и инверсный выходы 1-го триг 5 157 гера подключены к первым входам 1.-х элементов И и первой и второй групп соответственно, выходы элементов И первой группы подключены к входам второго элемента ИЛИ, выходы элементов И второй группы подкпючены к входам третьего элемента ИЛИ, выход второго элемента ИЛИ через третий элемент задержки подключен к первым входам четвертого и пятого элементов ИЛИ, выход третьего элемента ИЛИ подключен к второму входу...

Номер патента: 1575199

Опубликовано: 30.06.1990

Авторы: Багрич, Кустов

МПК: G06F 15/173

Метки: задач, планирования, решения, сетевого

...определения полустепеней захода разрешает моделирование очередных вершин сетевого графика. Одновременно потенциал с выходапризнака переполнения канала таймераразрешает работу соответствующего емуканала счетчика 5. Таким образом, впроцессе работы в каналы счетчика 5будет записана информация о времени,которое прошло с момента окончаниямоделирования соответствующей каналувершины сетевого графика. При поступлении на суммирующий вход счетчика 5тактовых импульсов его каналы переполняются н последовательности, соответствующей последовательности моделирования вершин, При этом на выходе признака наличия переполнений иодном из выходов 8 устройства появляется потенциал уровня."1". При этомблок 4 синхронизации приостанавливает формирование тактовых...

Номер патента: 1575200

Опубликовано: 30.06.1990

Авторы: Голотвин, Помазанов

МПК: G06F 7/58

Метки: вызовов, генератор, массового, обслуживания, повторных, системах

...поток импульсов, инверсия которых (фиг.Зд) поступает с выхода элемента НЕ 7 на другой вход элемента И 8, т.е. уст 55 ройством моделируется ситуация, когда не все вызовы, получившие отказв обслуживании, становятся источниками повторных вызовов, а только те,которые проходят через элемент И 8и поступают на вход блока 4. Следовательно, с некоторой вероятностью вызовы становятся источником повторныхвызовов, а с дополнительной вероятностью теряются, покидая системунеобслуженными,С выхода элемента И 8 импульсыпоступают на вход реверсивного реги"стра 18 сдвига фиг.2) работающегов режиме сдвига, и через элемент 17задержки на тактовый вход регистра"Сдвиг вправо", в результате чегообеспечивается последовательное заполнение разрядов регистра...