Аналого-цифровой нелинейный процессор

Изобретение относится к автоматике и вычислительной технике и может бь 1 ть использовано в гибридных вычисл 14 тельных системах для выполнения фуйкциональных преобразований.Цель изобретения - увеличение точности за счет аппроксимации функций кубическими сплайнами.На чертеже изображена схема предлагаемого аналого-цифрового нелинейн го процессора.Процессор содержит генератор 1 имп льсов, реверсивный счетчик 2 адрес, блок 3 памяти узловых значений аргумента, первый и второй регистрю 4 и 5, блок 6 памяти коэффициентФв сплайна, мультиплексор 7, триггор 8, блок 9 выборки-хранения, первый и второй компараторы 10 и 11, 20 первый и второй элементы ИЛИ 12 и 13, спервого по четвертый элементы И 14-17, с первого по седьмой цифроаналоговые преобразователи 18-24, с первого по третий суммирующие усили тели 25-27, с первого по четвертый аналоговые перемножители 28-31Аналого-циФровой нелинейный процессор осуществляет аппроксимацию Функциональных зависимостей на основе кубических сплайнов, описываемых йа основе скобок Горнера следующим выражением:Утх),- б(х - х,) - ыта - х)1 х1 ы 11-1 1 35х а + х(а,+ х(а,+ ха,1 1, (1) ГдЕ Х а .ХХааааЕСЛИ ХХ,1( (х - х,) - , 40На каждом участке х ,с х с хвыбирая соответствующие коэффицйентыа,а 1,а,а , можно вычислить01 ф 112.111многочлен8(х) а + х(а + х(а + ха, (2)Выбор коэффициентов осуществляетсяна основании условияВдцц(Ба) =15 тх - зт.,) -Ях - х )1,(3) или 1, если хс х х,;2, если х 1 х сх 1 п(8 х ) 55 если х,с хс х щ, если х,схсх Процессор работает следующим образом.Перед началом работы в блоки 3 и 6памяти заносятся рассчитанные предварительно коды узловых значений аргумента хи коэффициенты а, ,аа ,аз 11 сплайна соответственно,причем в нулевую ячейку блока 6 занесены нулевые коэффициенты.В исходном состоянии реверсивныйсчетчик 2, регистры 4 и 5, а такжетриггер 8 установлены в нуль. Нулевое значение на.выходе триггера 8 подключает к адресным входам блока 6памяти и входам цифроаналогового преобразователя 20 выходы счетчика 2,а единичное - выходы регистра 4.По нулевому коду счетчика 2 изблоков 3 и 6 памяти извлечены коды хи нулевые коэффициенты. При этом компараторы 10 и 11 установятся в единичное состояние, по которому триггер 8 переводится в единичное состояние, блок 9 переводится в режим хранения, а на выходе элемента И 14 форми-.руется импульс с генератора 1. Попереднему Фронту импульса через элемент ИЛИ 12 в регистр 5 заноситсякод х , а в регистр 4 - нулевой кодсчетчика 2. По заднему фронту импульса с генератора 1 счетчик 2 установится в следующее состояние и из блоков 3 и 6 памяти извлекутся кодых, и кцэффициеиты 1 аэа,ат 1 азПри этом компаратор 10 установитсяв нулевое состояние, а компаратор 11останется в Единичном состоянии.В результате этого выход генератора 1 будет заблокирован, а блок 9перейдет в режим слежения,При поступлении аргумента х, лежащего в пределах участка х с х сх процессор осуществляет воспроизведение функциональной зависимости в соответствии с выражением (1),причем значение кода счетчика 2, поступающее на адресные входы блока 6 и цифровые входы цифроаналогового преобразователя 24,соответствует 1 пй(8) для. данного участка аппроксимации в соответствии с условием (3). В момент достижения аргументом х значе 1ния первой узловой точки х 1 блок 9 перейдет в режим хранения, на время переходных процессов, возникающих при смене кодов на выходах блоков 3 и 6. На выходе элемента И 14 сформируется передний фронт импульса с вы5 15 хода генератора 1, по которому в ре гистр 5 запишется код х 1, а в регистр 4 - код счетчика 2. По заднему фронту этого импульса счетчик 2 перейдет в следующее состояние и из блоков 3 и 6 памяти извлекутся коды х и коэффициенты ао,аа, а, а компаратор 1 О ойять установится в нулевое состояние. Таким образом, выход генератора 1 на счетчик 2 будет заблокирован, блок 9 перейдет в режим слежения и начнется интерполяция функции на втором участке аппроксимации.В случае убывания аргумента х и достижения им кода узловой точки аргумента х оба компаратора 1 О и 11 установятся в нулевое состояние. При этом блок 9 перейдет в режим хранения, а триггер 8 - в нулевое состояние. По переднему фронту импульса с генератора 1 через элемент И 15 в регистр 5 запишется код х, а в регистр 4 - код счетчика 2. По задне. му фронту импульса из кода счетчика 2 вычтется единица и из блока 3 иэвлечется код х 1.В соответствии с кодами блока 3 памяти х, и регистра 5 х компара/торы 10 и 11 останутся в нулевом состоянии. По следующему импульсу с гене ратора 1 в регистры 4 и 5 занесутся коды х и счетчика 2, затем.из кода счетчика 2. вычитается единица и компараторы 10 и 11 установятся соответственно в единичное и нулевое состояние, блокируя при этом выход генератора 1 на счетный вход счетчика 2 В связи с тем что триггер 8 установлен в нулевое состояние, муль. - типлексор 7 подключен к входам блока 6 памяти и цифроаналогового преобразователя 20 счетчик 2 и установятся каэйфиииеитыаа,аай и индекс пй(Я), соответствующие первому участку аппроксимации. Блок 9 перейдет в режим слежения и воспроизведения фуНкции в соответствии спервым. участком аппроксимации.На остальных участках аппроксимации аналого-цифровой нелинейный процессор работает аналогично.Таким образом, процессор, реализующий аппроксимацию функций кубически" ми сплайнами, обеспечивает реализацию с высокой точностью класса функций, в частности степенных, тригонометрических, логарифмических, гиперболических и других. 75194 6Формула изобретенияАналого-цифровой нелинейный процессор, содержащий генератор импульсов,реверсивный счетчик адреса, блок памяти узловых значений аргумента, первый и второй регистры, мультиплексор,триггер, первый и второй компараторы, блок выборки-хранения, с первого 10по четвертый элементы И, первый и второй элементы ИЛИ, первый и второй цифроаналоговые преобразователи, причемвыход генератора импульсов подключенк первым входам первого и второго элементов И, выход первого элемента Иподключен к суммирующему входу реверсивного счетчика адреса и к первомувходу первого элемента ИЛИ, выходкоторого подключен к входам записи считывания первого и второго регистров, выходы реверсивного счетчика адреса подключены к адресным входам блока памяти узловых значений аргумента,к информационным входам первого регистра и к информационным входам первой группы мультиплексора, информационные входы второй группы которого подключены соответственно к выходам первого регистра, выход второго элемента И подключен к вычитающему входу 30реверсивного счетчика адреса и к второму входу первого элемента ИЛИ,вход аргумента аналого-цифрового нелинейного процессора подключен .к первым входам первого и второго компара торов, прямые выходы которых подключены соответственно к первому и второму входам третьего элемента И, выходкоторого подключен к второму входупервого элемента И, к первому входувторого элемента ИЛИ и к входу ус-.тановки в "1" триггера, выход которого подключен к управляющему. входу мультиплексора, инверсные выходыпервого и второго компараторов под ключены соответственно к первому ивторому входам четвертого элемента И, выход которого подключен к второму входу второго элемента И, квходу установки в "0" триггера и к 50 второму входу второго элемента ИЛИ, выход которого подключенк управляющему входу блока выборки, хранения, выходы блока памяти узловых значений аргумента подключенык информационным входам второго регистра и к входам первого цифроана-логового преобразователя, выход которого подключен к второму входу первого компаратора, выходы второго ре7 1575194 8 Составитель В.СмирновТехред М.Ходанич : Корректор Т.Малец Редактор Ю,Середа Заказ 1786 Тираж 569 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 гистра подключены к входам второго цифроаналогового преобразователя, выход которого подключен к второму входу второго компаратора, о т л и ч а -5 ю щ и й с я тем, что, с целью увеличения точности за счет аппроксимации функций кубическими сплайнами, он содержит блок памяти коэффициен- тоВ сплайна, с третьего по седьмой цифроаналоговые преобразователи, с первого по третий суммирующие усилитеДи и четыре аналоговых перемножитея, причем выходы мультиплексора подключены к входам третьего цифроаналогового преобразователя и к адрес- ныМ входам блока памяти коэффициен- тоВ сплайна, выходы групп с первоч по; четвертую которого подключены соответственно к входам цифроаналоговых преобразователей с четвертого по сеьмой, выходы которых подключены соответственно к первым входам первого ,аналогового перемножителя, первого суМмирующего усилителя, второго сум мирующего усилителя и третьего суммирующего усилителя, выход первогоаналогового перемножителя подключен квторому входу первого суммирующегоусилителя, выход которого подключенк первому входу второго аналоговогоперемножителя, выход которого подключен к второму входу второго суммирующего усилителя, выход которогоподключен к первому входу третьегоаналогового перемножителя, выходкоторого подключен к второму входутретьего суммирующего усилителя, выход которого подключен к первому входу четвертого аналогового пермножи"теля, выход которого подключен к выходу аналого-цифрового нелинейногопроцессора, вход. аргумента которогоподключен к информационному входу блока выборки-хранения, выход которогоподключен к вторым входам первого,второго и третьего аналоговых перемножителей, выход третьего цифроаналогового преобразователя подключен квторому входу четвертого аналоговогоперемножителя.