Устройство для управления динамической памятью

( ОПИСАНИЕ ИЗОБРЕТЕН Ол епро о-конструк кое бю Н,Е а СССР80.,СР льство /00, 1 ство С 7/00,иде 6 Р етел 1 С во СССР00, 1985. ел СГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ПНТ СССР(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ДИНАМИЧЕСКОЙ ПАМЯТЬЮ(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах управления памятью ЭВМ, в частности полупроводниковой динамической памятью, выполненной на БИС. Цель изобретения - упрощение устройства и повышение егобыстродействия за счет уменьшениясреднего времени ожидания на удовлетворение внешнего запроса. Устройство содержит таймер 1 регенерации,триггер 2 запроса на регенерацию,блок 3 синхронизации, мультиплексор 4 адреса, счетчик 5 адреса регенерации, элементы И б и 7, элементИЛИ 8, шифратор 9, регистр 10, триггер 11 ответа. 2 ил.Изобретение относится к вычислительной технике и может быть использовано в устройствах управления помощью ЭВИ, в частности полупровод" никовой динамической памятью, выпол" ненной на БИС.Цель изобретения - упрощение устройства и повышение его быстродействия за счет уменьшения среднего времени ожидания на удовлетворение внешнего запроса.На фиг.1 приведена структурная схема предлагаемого устройства для управления динамической памятью; на ,фиг.2 - временная диаграмма работы устройств а.Устройство содержит таймер 1 регенерации, триггер 2 запроса на регенерацию, блок 3 синхронизации, мультиплексор 4 адреса, счетчик 5 адреса регенерации, элементы И 6 и 7, элемент ИЛИ 8, шифратор 9, регистр 10, триггер 11 ответа, вход 12 чтения, вход 13 записи, группу выходов 14 уп. равления памятью, группу выходов 15 адреса памяти, группу входов 16 адреса памяти, выход 17 ответного сигнала.На временной диаграмме (фиг,2) все сигнапы условно показаны положительной полярности. При этом на диаграмме приняты следующие обозначения: тактовый вход а регистра 10; сигнал б внешнего запроса на входе 12 чтения; информационные входы в регистра 1 О, сигналы на которых изменяются в зависимости от наличия того или иного запроса; сигналы г на выходе регистра 10; время д, в течение которого блок 3 синхронизации формирует цикл обращения к памяти по внешнему запросу или по запросу на регенерацию памяти; сигнал е цикла обращения к памяти по внешнему запросу на третьем выходе блока синхронизации; сигнал ж на инверсном выходе триггера 11, который является ответным сигналом и поступает на вторые входы элементов И 6 и 7; сигнал з на прямом выходе триггера 2 запроса на регенерацию; сигнал и конца цикла регенерации на втором выходе блока 3 синхронизации.Устройство работает следующим образом.Внешний сигнал чтения является внешним запросом на организацию цикла чтения данных из памяти. Внешний 25 ЗО 35 40 45 сигнал записи является внешним запросом на организацию цикла записи данных в память. Сигнал на выходе триггера 2 запроса на регенерациюявляется запросом на регенерацию памяти. В исходном состоянии при отсутствии внешних запросов и запроса на регенерацию памяти на входах шифратора 9 и соответственно на еговыходах, а также на информационныхвходах регистра 10 и на его выходахприсутствуют пассивные уровни сигналов. Блок 3 синхронизации формирует сигналы только на своем четвертом выходе, которые являются сигналами опроса, поступающими на тактовый вход регистра 1 О. При этом триггер 11 находится в нулевом состоянии, и на его инверсном выходе присутствует уровень "1".Входы элементов И 6 и 7 так подключены к шифратору 9, что имеют более высокий приоритет по сравнению с третьим его входом, соединенным с прямым выходом триггера 2 запроса на регенерацию. Шифратор 9 формирует на выходе комбинацию сигналов, соответствующую сигналу на каждом его входе. Если на первом входе (или втором, так как они не могут присутствовать одновременно) появился сигнал и сигнал на третьем, то на выходе шифратора 9 будет присутство-. вать комбинация сигналов, соответствующая входному сигналу на первом входе,При появлении .одного из внешних запросов на входах 12 или 13 на выходе соответствующего элемента И 6 или 7 появится сигнал, который, поступая на один из входов шифратора 9, вызовет на его выходе соответствующую комбинацию сигналов, которая, попадая на инфорационные входы регистра 10, будет в нем зафиксирована. импульсом опроса, поступающим с четвертого выхода блока 3 синхронизации на тактовый вход регистра 1 О. При появлении сигналов на выходе регистра 10 и соответственно на группе входов признака запроса блока 3 синхронизации блок синхронизации прекращает выдачу сигналов опроса и начинает формирование сигналов управления мультиплексором 4 адреса (на первом своем выходе) и памятью, которые появятся на выходах 14 в соответствии с поступившим запросом.По окончании цикла обращения к памяти на третьем выходе блока 3 синхронизации формируется сигнал конца цикла, который поступает на установочный вход триггера 11. На его инверсном выходе появится ответный сигнал, который поступает на выход 17 и на вторые входы элементов И 6 и 7, запрещая прохождение внешних сигналов запроса на вход шифратора 9. Это необходимо для того, чтобы в регистр 10 повторно не записывалась предыдущая комбинация сигналов, соответствующая удовлетворенному запросу, так как после сигнала конца цикла блок 3 синхронизации опять начинает формирование сигналов опроса на своем четвертом выходе, поступающих на тактовый вход регистра 10. Когда с входов 12 или 13 снимается сигнал запроса, то на выходе элемента ИЛИ 8 появляется сигнал, который, поступая на вход сброса триггера 11, устанавливает его в нулевое состояние, при котором снимается ответный сигнал с выхода 17 и запрещающий сигнал с вторых входов элементов И 6 и 7.Когда таймер 1 регенерации, сформировав временный интервал выработа. ет на своем выходе короткий импульс, этот импульс, поступая на установочный вход, установит триггер 2 запроса.на генерацию в единичное состояние, и сигнал с его инверсного выхода поступит на третнй вход шифратора 9.При отсутствии внешних запросов на входах 12 и 13 на выходе шифратора появится комбинация сигналов, сответствующая запросу на регенерацию памяти. Блок 3 синхронизациисформирует соответствующие сигналыуправления мультиплексором 4 адресаи памятью и в конце цикла сформируетсигнал на своем втором выходе, который поступая на счетный вход счетчика 5 адреса регенерации, увеличитего содержимое на единицу. При этомна третьем выходе блока 3 синхронизации сигнал не формируется, а сигналопроса с его четвертого выхода поступает на тактовый вход регистра О иесли на информационных входах комбинация сигналов не изменилась, тоцикл регенерации памяти повторяется.1Работа в такой последовательности продолжается до тех пор, покасчетчик 5 адреса регенерации не пере"полнится. В этом случае на второмвыходе счетчика появится сигнал переполнения, который поступает навход сброса триггера 2 запроса на ре.генерацию, устанавливает его в нулевое состояние, что снимает с третьего входа шифратора запрос на регене"рацию памяти и снова запускает таймер 1 регенерации.Если в регистре 10 зафиксированвнешний запрос, то запрос на регенерацию будет удовлетворяться толькопосле завершения начатого цикла. Приустановленном запросе на регенерациюпямяти на третьем входе шифратора 9 пришедший внешний запрос на первый или второй входшифратора отменит регенерацию памяти,поскольку внешний запрос имеет болеевысокий приоритет, то только. послезавершения начатого цикла.На временной диаграмме (фиг.2)видно, что несмотря на наличие запроса 3 на регенерацию при появлениивнешнего запроса (д) он удовлетворяется с минимальной задержкой, которая всегда меньше времени одного цикла регенерации.Эти столкновения возможны тольков период времени, отведенный на регистрацию и определяемый таймером. Количество столкновений зависит отинтенсивности поступления внешних запросов. За счет того, что приоритетвнешнего запроса выше, чем запрос нарегистрацию, то снижается среднеевремя ожидания удовлетворения внешнего запроса,5 10 15 20 25 30 35 40 45 50 55 Формула изобретенияУстройство для управления динамической памятью, содержащее триггер запроса не регенерацию, блок синхронизации, мультиплексор адреса, счетчик адреса регенерации, причем группа его выходов соединена с первой группой информационных входов мультиплексора адреса, выходы которого соединены с группой выходов адреса памяти устройства, группа входов адреса памяти которого соединена с второй группой информационных входов мультиплексора адреса, управляющий вход которого соединен с первым выходом блока синхронизации, второй выход ко-, торого соединен со счетным входом счетчика адреса регенерации, а группа выходов блока синхронизации соеди1575190 Составитель А,БархинаТехред М.Ходанич Корректор Т.Малец Редактор Ю,Середа Заказ 178 б Тираж 563 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-издательский комбинат "Патент", г,.ужгород, ул. Гагарина, 101 иена с группой выходов управления памятью устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения его быстродей-, ствия за счет уменьшения среднего времени ожидания на удовлетворение внешнего запроса, в него введены таймер регенерации, первый и второй элементы И, элемент ИЛИ, шифратор,10 регистр, триггер ответа, причем первый вход первого элемента И объединен с первым входом элемента ИЛИ и соедиен с входом чтения устройства, первый вход второго элемента И объединен, 1вторым входом элемента ИЛИ и сое 4 инен с входом записи устройства, а выходы первого, второго элементов И й прямой выход триггера запроса на регенерацию соединены соответственно20 с первым, вторым и третьим входамишифратора, выходы которого соединеныс информационными входами регистра,выходы регистра соединены с группойвходов признака запроса блока синхронизации, третий выход которого соединен с входом установки триггера ответа, а четвертый выход - с тактовымвходом регистра, вход сброса триггераответа соединен с выходом элементаИЛИ, а выход триггера ответа соединенс вторыми входами элементов И и с выходной шиной ответного сигнала, выход переноса счетчика адреса регенерации соединен с входом сброса триггера запроса и с входом запуска таймера регенерации, выход которого соединен с входом установки триггеразапроса на регенерацию.