Багрич

Номер патента: 1835546

Опубликовано: 23.08.1993

Авторы: Багрич, Цыганков

МПК: G06F 13/00

Метки: сопряжения

...памяти б, что ограничивает число.используемых при обмене информацией регистров,Поскольку запись и считывание инфорМации в буферную память происходит с различной скоростью, необходимо фиксировать моменты полного считывания информации илИ полного заполнения буферной памяти.Для определения этих моментов адресные коды со счетчика 7 записи через инеерторы 12 и со счетчика 8 считывания подаются на входы комбинационного сумматора 13. На выходах сумматора 13 формируется код, отражающий количество регистров 5 буферной памяти б, хранящих несчитанную информацию,В случае, когда считывание информации происходит быстрее записи, момент полного считывания информации из буферной памяти, определяется единичным кодом на выходе сумматора 13. Этот код...

Номер патента: 1575199

Опубликовано: 30.06.1990

Авторы: Багрич, Кустов

МПК: G06F 15/173

Метки: задач, планирования, решения, сетевого

...определения полустепеней захода разрешает моделирование очередных вершин сетевого графика. Одновременно потенциал с выходапризнака переполнения канала таймераразрешает работу соответствующего емуканала счетчика 5. Таким образом, впроцессе работы в каналы счетчика 5будет записана информация о времени,которое прошло с момента окончаниямоделирования соответствующей каналувершины сетевого графика. При поступлении на суммирующий вход счетчика 5тактовых импульсов его каналы переполняются н последовательности, соответствующей последовательности моделирования вершин, При этом на выходе признака наличия переполнений иодном из выходов 8 устройства появляется потенциал уровня."1". При этомблок 4 синхронизации приостанавливает формирование тактовых...

Номер патента: 1509923

Опубликовано: 23.09.1989

Авторы: Багрич, Тальянский

МПК: G06F 15/173

Метки: анализа, графа, параметров

...выходе 27 блока 14 синхронизации появляется импульсный сигналединичного уровня. При этом на выходе элемента ИЛИ 12 появляются импуль"сы единичного уровня, йоличество которых равно количеству ребер исходящих М-й вершины графа (в данном случае первой).50Величина задержки в каждом элементе 4 выбрана из того условия, чтобыимпульсы на выходе элемента ИЛИ 12фиксировались раздельно, Через время,Т 2, достаточное для прохождения импульса через все элементы 4 задержки,он появляется в качестве признака выдачи информации на выходе 23 устрой 4ства. По окончании действия импульса блок 14 синхронизации формирует импульсный сигнал единичного уровня на выходе 26, При этом устанавливаются в ",0" все триггеры 8 группы и счетчик 1 О счетчик 11 фиксирует...

Номер патента: 1259275

Опубликовано: 23.09.1986

Авторы: Багрич, Шумаков

МПК: G06F 13/00

Метки: сопряжения

...регистра 4 буферной памяти 5 навход приемника 8 синхронно с импульсами считывания. Счетчик 6 совмест 75 2но с коммутатором 7 работает таким образом, что считывание сигналов происходит аналогично их порядку записи. Адресные коды с выхода счетчика 6 поступают также на вход вто-, рого слагаемого комбинационного сумматора 10. Таким образом, в процессе записи и считывания на выходе комбинационного сумматора получается инверсия кода, равного количеству регистров 4 памяти 5, в которых хранится еще несчитыванная информация.Так как запись и считывание происходят с различной скоростью, то в буферной памяти 5 может не оставаться свободного регистра для записи последующего кода. Этот момент определяется элементом ИЛИ-НЕ 11 при наличии на...

Номер патента: 1256039

Опубликовано: 07.09.1986

Авторы: Багрич, Кустов

МПК: G06F 15/173

Метки: вероятностного, графа, исследования, связности

...сигнал,Появление единичного сигнала на выходе 17 устройства выход элемента И 4) указывает на то, что в каждом из столбцов матрицы имеется хотя бы один триггер, находягцийся в единичном состоянии. Это свидетельствует о том, что граф является связным. Нулевой сигнал на этом же выходе свидетельствует о том, что граф не является связным, т. е. состоит из нескольких гра фов.Данный сигнал с выхода элемента И 4 в виде ступеньки поступает на вход формирователя 9 импульсов, с выхода которого через первый элемент 8 задержки сигнал в виде единичного импульса поступает на вход первого элемента И 7, другой вход которого соединен с выходом первого триггера . Если данный триггер находится в единичном состоянии, то сигнал с выхода элемента И 7 в виде...

Номер патента: 1241253

Опубликовано: 30.06.1986

Авторы: Багрич, Шумаков

МПК: G06F 15/173

Метки: графика, моделирования, сетевого

...23,а В сумматоре 25 - их суммарное значение,По сигналам, вырабатываемым навыходах дешифратора 10, начиная совторого выхода осуществляется после=довательный опрос разрядов регистраПри обнаружении "1" в каком-либоразряде поступает сигнал на считывание индекса работы из соответствующейячейки блока 3, Кроме того, черезэлемент ИЛИ 19 сигнал поступает напервый вход блока 21, обеспечиваязапись поступаощего с Выхода блока3 индекса работы в регистр 24, Еслипоступающее с выхода регистра 25 число больше числа, поступающего с выхода регистра 24 схема 16 сравнениявыпает сигнал на второй вход блока17 элементов И, По сигналу, постугающему с выхода блока 12 на третийвход блоха 17 элементов И, информаця с Вьгхода сумматора 25 поступает,па...

Номер патента: 1203534

Опубликовано: 07.01.1986

Авторы: Багрич, Кустов

МПК: G06F 15/173

Метки: графов, моделирования, сетевых

...вершин, выходы ный вход которого подключен к выходу элементов И второй группы блока ран- второго элемента И блока управления, гов вершин соединены с нулевыми вхо- первый вход которого соединен с индами триггеров одноименных строк версным выходом триггера блока упматрицы триггеров блока рангов вер- оавленияИзобретение относится к вычислительной технике и может быть применено при решении задач определения длительности поярусного выполнения сетевого графа.Цель изобретения состоит в упрощении устройства и повышении его быстродействия.На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит узел 1 регистрации, блок 2 управления, узел 3 определения длительности яруса, блок 4 рангов вершин, генератор 5...

Номер патента: 1034045

Опубликовано: 07.08.1983

Авторы: Багрич, Бахметьев, Пацкевич, Тощев

МПК: G06F 17/27

Метки: кодов, одного, преобразования, языка

...выходы которого соединены с вторыми входами соответствующих элементов И четвертой группы, выходы которых подключены к входам дешифратора,На чертеже изображена схема предлагаемого устройства. Устройство содержит регистр.1приема, группу элементов ИЛИ 2,группы элементов И 3-5, дешифратор.б, блок 7 памяти, регистр 8 выдачи,разряды 9 и 10 регистра выдачи, группу элементов И 11, элемент И 12, формирователь 13 прямоугольного.импульса, элемент 14 задержки, элементИЛЙ 15, элемент 16 задержки и разряды17 и 18 ячеек блока памяти. Крометого, на чертеже. обозначено: 19входы устройства, 20 - управляющийвход, 21 - выходы устройства,В разрядах 17 и 18 каждой ячейкиблока памяти могут быть записаныкомбинации следующих сигналов: 00конец...