Устройство сопряжения многопроцессорной системы

.акжжа.пряж е ть опряе фЖ х, а также межпроцес-. астере,ил. са магистралиблокировки БЛКбитра, модулиинтерфейсные щие шину запр ия ЗПР, шинуразрешения а ия, системны лючаю сопряж и лин яж темнои магистраод 5 данных двубранные записи си 4 поступают на в слей-Ф правленных усил елей 6, выход 7 вход 8 буферно миров орых и регист оступаетра 9, выинформах схем 11 ход которо ционный вх передачи,И емных согл на вход 13 лей-Формир о пост ет н асующиный выем 12 д 10 сог формацио сующих с двунапра вателей риступа вленных 14, вых данных ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР(71) Институт ядерных исследований АН СССР(56) Гореликов Н,И, и др. Интерфейс для программируемых приборов в системах автоматизации эксперимента, М,; Наука, 1981,Авторское свидетельство СССР Р 1403068, кл, С 06 Р 13/42, 1986. (54) УСТРОЙСТВО СОПРЯЖЕНИЯ МНОГОПРОЦЕССОРНОЙ СИСТЕМЫ(57) Изобретение относится к вычислчтельным системам и многомашинным комплексам, а также к локальным сетям реального времени. Целью изобретения Изобретение относится к вычислительным системам и многомашинным комплексам, а также к локальным сетям реального времени.Целью изобретения является повышение производительности и надежности многопроцессорной системы.На чертеже показана функциональная схема предлагаемой многопроцессорной системы;Многопроцессорная система включает в себя магистральсопряжения, содержащую шины передачи ПУ, шины приема 0 К, шину управления УПР, шину готовности Г 1) и нину готовнос;и канала ГК, а также линии арбитража,является повышение производительности и надежности работы многопроцессоной системы Устройство позволяетсоздать магистраль сопряжения на основе двунаправленных шин перед приема по 16 разрядов, образ щих кольцо данных и двунаправл шин синхронизации, совмещенных прямого и обратного каналов, а шины управления и линии арбитр Магистраль объединяет модули с ния, установленные в секции, и магистраль сопряжения может им длину десятки метров. Простота жения многопроцессорной системь печивает ее высокую надежность Фективность передачи данны простоту программирования сорных взаимодействий в клкоторых соединен с.шиной 15 чтения ,данных системной магистрали, Шина ,управления системной магистрали 4 ,соединена с входом 16 дешифратора 17 команд, выход записи которого соеци) нен с входом 18 . аписи цвунаправлепных усилителей-Формирователей б, а выход чтения соединен с входом 19 чтения двунаправленных усилителейформирователей 14. Выход записи за;просов дешифратора 17 команд соеди..;нен с входом 20 стробирования триггеров 21 готовности данных и готовности канала 22, первые выходы которых поступают соответственно на вход 23 управления согласующих схем 11 передачи, а вторые выходы - на первый вход 24 элемента И 25 чтения состояния триггера 22 готовности канала, 20 выходы которых поступают на входы ,28 и 29 шины готовности системной магистрали 4. Выход управления приемных согласующих схем 12 соединен с установочными входами 30 триггера 3 готовности данных и триггера готовности канала. Линии связи соединеныс входами 32 приемных согласующих схем 33 модуля 2 сопряжения, выход данных которых соединен с входами 34 двунаправленных усилителей-формирователей 35,прямой передачи и с входами 36 двунаправленных усилителей- формирователей 37 обратной передачи. Выходы двунаправленных усилителей- формирователей 35 прямой передачи соединена с шиной 38 передачи, входы двунаправленных усилителей-формирователей обратной передачи соединены 4 О с шиной 39 приема магистрали сопряжения. Информационный вход 40 дешифратора команды адресации номера кана ла соединен с шиной передачи магистрали сопряжений. Выход управления приемных согласующих схем 33 соединен с управляющим входом 41 двунаправленных усилителей-формирователей 42 прямой передачи сигнала готовности данных, выход которого соединен с входом шины 43 готовности дан 50 ных, с управляющим входом 44 двуна.правленных усилителей-формирователей 45 передачи сигнала готовности канала, выход которого соединен с шиной 46 готовности канала, с управляющим входом 47 двунаправленных уси-, 1лителей-формирователей 48 передачи сигнала управления, выход которого соединен с шиной 49 управления магистрали сопряжения.Выход готовности данных приемныхсогласующих схем 33 соединен с первымвходом 50 первого элемента И 51, навторой вход 52 которого поступает выход управления (приемник) согласующих схем 33 и выход которого соединенс информационным входом 53 триггера54 запроса арбитра и с первым входом 55 третьего элемента И 56, выходкоторой соединен с шиной 57 запроса.Выход разрешения доступа к магистралисопряжения соседнего (правого) моцуля соединен с первым входом 58 четвертого элемента И 59, второй вход 60которого соединен с шиной 61 блокировки, а выход соединен со стробирую-.щим входом 62 триггера 54 запросаарбитра, инверсный выход которогопоступает на первые входы 63-67 управления двунаправленных усилителей-формирователей 35 прямой передачи двунаправленных усилителей-формирователей37 обратной передачи, двунаправленныхусилителей-формирователей 42 прямойпередачи сигнала готовности данных,двунаправленных усилителей-формирователей 45 передачи сигнала готовностиканала,-двунаправленных усилителейформирователей 48 передачи сигналовуправления соответственно, на первыйвход 68 второго элемента И 69 и навторой вход 70 третьего элементаИ 56,Задержанный выход четвертого элемента И 59 поступает на второй вход71 второго элемента И 69, выход которого поступает через соответствующую линию 72 разрешения арбитра наследующий (левый) модуль сопряжения,Первый выход 73 дешифратора 74 команды адресации номера канала соеди. - .,нен с входом 75 сброса триггера 54запроса арбитра и с входом 76 сбросатриггера 77 адресации, установочныйвход 78 которого соединен с вторымвыходом дешифратора 74 команды адресации номера канала, а инверсный выход соединен с вторыми управляющимивходами 79-82 двунаправленных усилителей-формирователей 35 прямой передачи, двунаправленных усилителей-формирователей 37 обратной передачи,двунаправленных усилителей-формирователей 42 прямой передачи сигнала готовности данных, двунаправленных усилителей-формирователей 45 передачи95 6стробирующем входе 62 триггера 54 запроса арбитра он устанавливается в"1", а сигнал с его инверсного выходаблокирует на входе 70 прохождениезапроса через третий элемент И 56 намагистраль сопряжения, одновременноразрешая по входу 63 прохожденияпередаваемых данные на магистраль сопряжения, по входу 65 передачу сигна"ла готовности данных на шину 43, повходу 64 обратный прием статуснойинформации с шин приема магистралисопряжения и по входу 67 прямую передачу управляющего признака на магистраль сопряжения,При приеме данных признак управления с шины 49 магистрали сопряженияпоступает на вход всегда открытыхдвунаправлечных усилителей-формирователей 48, выход 90 которого поступаетна вход дешифратора 74, на второйвход 40 которого поступают сигналы сшины передачи, а выход подключен наустановочный вход 78 триггера 77 адресации, выход которого поступаетна входы 79-81.Таким образом, коммутируется кольцевой тракт прямой и обратной передачи между соответствующими процессорами с помощью двух идентичных модулейсопряжения. С выходов открытых двунаправленных усилителей-формирователейданные поступают на вход 86 и вход 92согласующих схем 87 передачи и по вы-деленным линиям связи в системный интерфейсный модуль на входы приемныхсогласующих схем 12 информационноговыхода приемных согласующих схемданных поступают на вход 13 двунаправленных усилителей-формирователей 14,выход управления приемных согласующихсхем подключен на установочные входы30 и 31 триггеров готовности данныхи готовности канала, Выход триггераготовности данных поступает на первык вход 24 элемента И 25, на второйвход которого поступает сигна. с дешифратора команд для опроса состояния готовности по команде процессора.Выход этого триггера также используется как запрос прерывания в процессор в случае его размаскирования.Затем по команде с выхода чтениядешифратора 7 осуществляется чтениеданных,с двунаправленных усилителейформирователей 4 по шине 5 чтенияна системную магистраль (в процессор).По этой команде сбрасывается триггер 15751 сигнала готовности канала соответственно, Второй управляющий вход 83 двунаправленных усилителей-формирова телей 48 передачи сигналов управле 5 ния подключен к земле.Выходы двунаправленных усилителей- Формирователей прямой 84 и обратной 85 передачи соединены с входом 86 данных согласующих схем 87 передачи сигна- О лов. Управляющие выходы 88-90 двунаправленных усилителей-формирователей 42 прямой передачи сигналов готовности данных, передачи сигнала готовности канала 45, передачи сигналов управления 5 48 соединены с управляющим входом 91 дешифратора 74 команды адресации номе. ра канала и с управляющим входом 92 согласуюших схем 87 передачи.Устройство работает следующим образом.При передаче данных по команде передающего процессора дешифратор ко- манд системного интерфейсного моду- . ля 17 по входу 18 записи открывает двунаправленные усилители-формирователи 6, при этом с шины записи системной магистрали через вход 5 двунаправленных усилителей-формирователей данные поступают на выход 7 и затем на 30 вход 8 буферного регистра 9, с выхода которого данные поступают на вход 10 согласующих схем 11 передачи, на вход 23 которых одновременно поступает сигнал готовности данных с триггера готовности данных, устанавливаемого по этой же команде дещифратора 17 команд.В случае передачи адресуемой коман- . ды дополнительно передается признак 40 управления, который поступает по линиям связи на вход 32 приемных согласующих схем 33 модуля сопряжения, с выхода данных которых данные поступают на входы 34 двунаправленных усили телей-формирователей 35 прямой передачи. Одновременно с выхода управления схем 33 приемных согласующих поступает сигчал готовности данных на вход 41 и признак управления (если 50 это адресуемая команда управления на вход 47, сигналы готовности данных и управления поступают одновременно на соответствующие входы 50 и 52 первого элемента И 51, с выхода которого сигнал поступает на информацион-. ный вход 53 триггера 54 запроса арбитра и на вход 55 третьего элемента И 56, При появлении разрешения на2 готовности канала, первый выход которого поступает на вход 23 согласующих схем 11 передачи, с выхода которых по соответствующей линии связи сигнал проходит через приемные со 5 гласующие схемы 33 и далее поступает на вход 44 открытых двунаправленных усилителей-формирователей 45, принийающего сопряжения модуля для передаО 4 н его на шину 46. Этот сигнал постуПает на двунаправленные усилители- формирователи 45 другого (передаюЩего) модуля сопряжения и проходит на вход 92 согласующих схем 87 нере 15 дачи, выход которых поступает через линию связи на вход приемных согласующих схем 12 передающего системного йнтерфейсного модуля, выход управления которых поступает на вход 31 тригО гера 22 готовности канала передаюР дюжего модуля, выход которого поступает а первый вход 26 элемента И 27 фля считывания в режиме программного фпроса сйгналом дешифратора. 15Обратная передача статусной информации осуществляется подобно передаче Сигнала готовности канала по подготовленному адресуемой командой каналу Связи. После передачи требуемого бло О ка данных передающий модуль по команде процессора передает адресуемую команду конца передачи, которая декоди 1 уется на дешифраторе 74 приемного модуля, выход которого поступает на вход 75 сброса триггера 54 запроса арбитра и на вход 76 сброса триггера 77 адресации и сбрасывает их в нулевое состояние. При этом выход триггера адресации закрывает все заранее под О готовленные тракты прямой и обратной передачи данных. При отсутствии при-. знака управления происходит передача шестнадцати разрядных данных по тем же каналам связи. В случае адресации модулем самого себя, в частности замыкается в кольцо тракт прямой и об-. ратной передачи, образуя замкнутое кольцо данных, что удобно для полной автономной налацки всех режимов передачи и приема данных одним комплектом аппаратуры. При этом входы и выкоды двунаправленных усилителей-Фориирователей на магистраль сопряжеНня становятся общими точками приема- передачи, синхронизации и управленияеМногопроцессорная система реализована в конструктивах КАМАК, Ее магистраль сопряжения выполнена в виде дополнительной отдельной магистрали, которая располагается над основной. Она легко может наращиваться гибким кабелем.Модуль сопряжения выполнен на отдельной плате и представляет само-". стоятельный модуль, Другой вариант этого модуля двойной ширины дополняется системным интерфейсным модулем (отдельной платой) и обеспечивает связь с микроЭДМ крейта по основной магистрали КАМАК, в которой установлены .все другие модули сопряжения, д третьем варианте в этот модуль дополнительно включается встроенный микропроцессор.формула изобретенияУстройство сопряжения многопроцессорной системы, содержащее системную магистраль, системный интерфейсный модуль, контроллер сопряжения а ЭЯМ, причем системный интерфейсный модуль содержит двунаправленные усилители-формирователи, дешифратор команд, буферный регистр, триггер готовности данных, триггер готовности канала, элемент И чтения состояния триггера готовности данных, элемент И чтения состояния триггера готовности канала, вход-выход контроллера сопряжения с ЭВМ подключен через шины записи данных, чтения .данных, управления и готовности системной магистрали соответственно,к входу данных, выходу данных двунаправленных усилителей-формирователей, к входу дешифратора команд и к входам элементов И чтения состояния триггеров готовности дан" ных, и канала системного интерфейсного модуля, первые входы элеменгов И чтения состояния триггеров готовности данных и канала подключены к вторым выходам соответствующих триггеров, а вторые входы элементов И чтения состояния триггеров готовности данных и канала соединены соответственно с выходами опроса готовности данных и канала дешифратора команд, выход записи запросов которого подключен к стробирующим входам триггера готовности данных и триггера готовности канала соответственно, выход чтения дешифратора команд подключен к входу чтения двунаправленных усилителей- формирователей, о т л и ч а ю щ е е 1575195с я тем, что, с целью повышения;производительности и надежности работы многопроцессорной системы, в нее введены магистраль сопряжения,5 Нсистемных интерфейсных модулей, входы-выходы которых соединены через системную магистраль с входами-ныходами соответствующих контроллеров сопряжения с ЭВМ, Н модулей сопряжения Н - количество процессоров, при. чем каждый модуль сопряжения содержит приемные согласующие схемы, согласующие схемы передачи, двунаправленные усилители-формирователи прямой передачи, обратной передачи, прямой передачи сигнала готовности данных, передачи сигнала. готовности канала, передачи сигнала управления, дешифратор команды адресации. номера канала, О триггер запроса арбитра, триггер адресации, элемент задержки, первый, второй, третий, четвертый элементы И, однонаправленный усилитель, при этом выходы двунаправленных усилителей Формирователей прямой передачи, прямой передачи сигналов готовности данных, передачи сигнала готовности канала, передачи сигнала управления и входы двунаправленных усилителей-фор- Зо мирователей обратной передачи каждо.го -го модуля сопряжения через шины передачи готовности данных, готовности канала, управления и приема магистрали сопряжения подключены соответственно к выходам двунаправленных усилителей-формирователей прямой передачи, прямой передачи сигналов готовности данных, передачи сигнала готовности канала, передачи сигнала управления и к входам двунаправленных усилителей-Формирователей обратной передачи остальных модулей сопряжения, информационный вход дешифратора команды адресации номера канала ь-го модуля сопряжения через шину передачи подключен к выходам двунаправленных усилителей-формирователей прямой передачи каждого модуля сопряжения, выход второго элемента И 1-го модуля сопряжения через соответствующую линию разрешения арбитра соединен с первым входом четвертого элемента И (ь)-го модуля сопряжения (1( ЫН), выход третьего элемента И -го:модуля сопряжения через шину запроса магистрали сопряжения подключен к первому входу четвертого элеменга И (Н)-го модуля сопряжения, выход однонаправленного усилителя -го модуля сопряжения через шину блокировки соединен с вторым входом четвертого элемента И каждого модуля сопряжения, входы приемных согласующих схем и выходы согласующих схем передачи -го модуля сопряжения через линии связи подключены к выходам согласующих схем передачи и входам приемных согласующих схем -го системного интерфейса модуля, выход данных при.емных согласующих схем модуля сопряжечия соединен с входами двунаправленных усилителей-формирователей прямой передачи и с входами двунаправленных усилителей-Формирователей обратной передачи, выход управления приемных согласующих схем соединен с управляющими входами двунаправленных усилителей-формирователей прямой передачи сигнала готовности данных, передачи сигнала готовности канала, передачи сигнала управления, с вторым входом первого элемента И, выход готовности данных приемных согласующих схем подключен к первому входу первого элемента И, выход которого подключен к информационному входу триггера запроса арбитра и к первому входу третьего элемента И, выход четвертого элемента И подключен к страбирующему входу триггера запроса арбитра и через элемент задержки к второму входу второго элемента И, инверсный выход триггера запроса арбитра подключен к первым входам управления двунаправленных усилителей-формирователей прямой передачи, обратной передачи, прямой передачи сигнала готовности данных, передачи сигнала готовности канала, передачи сигналов управления, к первому входу второго элемента И и к второму входу третьего элемента И, прямой выход триггера запроса арбитра соединен с входом однонаправленного усилителя, первый выход дешифратора команды адресации номера канала соединен с входом сброса триггера адресации и триггера запроса арбитра,управляющие выходы двунаправленных усилителей-формирователей передачисигналов управления, прямой передачисигнала готовности данных, передачисигнала готовности канала соединеныс управляющим входом согласующих схемпередачи и с управляющим входом дешифратора команды адресации номера канала, второй выход которого .подключен1575195 12 ж ои ОР й 6 К Составитель В, СычеТехред М.Ходанич аций едактор Ю. Сере Р В о иоаж 566 каз 178 писное ниям и открытиям при ГКНТ ССС 1ая наб., д. 4/5 изобре5, Рауш НИИПИ Государственного комитета113035, Мо( кн,Производственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина,10 к установочному входу триггера адресации, инверсный выход которого соединен с вторыми управляющими входами дяунаправленных усилителей-формирова 5 тюлей прямой передачи, обратной передачи, прямой передачи сигнала готовности данных, передачи сигнала готовндсти канала, второй управляющий вход двунаправленных усилителей-формирова тепей передачи сигналов управления подключен к земле, вход данных согласу 1 ощих схем передачи сигналов подключен к выходам двунаправленных усилите 1 пей"формирователей прямой передачи и Обратной передачи, причем в каждый системный интенфейсный модуль введены, буферный регистр, согласующие схемы передачи и приемные согласующие сх 6 мы, выход передачи и вход приема 20 которых являются соответственно выходом передачи и входом приема по линиям связи системного интерфейсного модуля, информационный вход согласующихсхем передачи соединен с выходом буферного регистра, вход которого подключен к выходу двунаправленных усилителей-формирователей, вход управления согласующих схем передачи соединен с первыми входами триггеров готовности данных и готовности канала, информационный выход приемных согласующих схем соединен с входом двунаправленных усилителей-формирователей, выход управления приемных согласующихсхем соединен с установочными входамитриггеров готовности данных и готовности канала, выход записи дешифратора команд подключен к входу записидвунаправленных усилителей-формирователей,